(19)日本国特許庁 (JP)

(12) 公表特許公報(A)

(11)特許出願公表番号 特表2002-507058 (P2002-507058A)


(43)公表日 平成14年3月5日(2002.3.5)

(51) Int.Cl.3	做別和号	F I デーマコート* (参考)	
H01L 29/78	655	H01L 29/78	655F 5F005
			655B 5F102
	6 5 6		6 5 6 A
21/322		21/322	L
29/749		29/74	601A
	審查請求	未請求 予備審查請求 有	(全84頁) 最終頁に続く
(21)出職番号	特職2000-536101(P2000-536101)	(71)出願人 ハリス コー	ーポレイション
(86) (22)出顧日	平成11年3月9日(1999.3.9)	Harrls	Corporation
(85)翻訳文提出日	平成12年9月8日(2000.9.8)	アメリカ合名	限国 フロリダ 32919 メル
(86)国際出顧番号	PCT/US99/05066	パーン、ウエスト・ナサ・ブルパード	
(87)国際公開番号	WO99/46809	1025	
(87) 国際公開日	平成11年9月16日(1999.9.16)	(72)発明者 カブ, フラン	ンシス ジェイ
(31)優先権主張番号	09/036, 838	アメリカ合衆国 メリーランド州 21012	
(32) 優先日	平成10年3月9日(1998, 3.9)	アーノルド スパイ・グラス・アヴェニ	
(33)優先権主張国	米国 (US)	a.— 1103	
(31)優先権主張番号	09/037, 723	(74)代理人 弁理士 伊莱	思慮 (外1名)
(32)優先日	平成10年3月9日(1998.3.9)		
(33)優先権主張国	米四 (US)	1	
			最終質に続く

(54) 【発明の名称】 低温直接ポンディングにより形成可能な装置

(57) 【解約】 半導体装置は、機方向に拡がる半導体ベース(82,9 6) と、ペースに隣接し第1導電型ドーパントを有する パッファ (83) と、パッファに隣接し、ペースの反対 側にあり、第2導電型ドーパントを有する横方向に拡が るエミッタ(85)とを含む。パッファ(83)は薄型 であり、電流増大に対する負の温度係数と順方向電圧に 対する正の温度係数を半導体装置に与えるため、隣接し たエミッタ部の第2導電根ドーパント濃度よりも高い第 1 導電型ドーパント濃度を有する。パッファは、シリコ ン若しくはゲルマニウムである。低温接合型界面(10 3) は、エミッタ・パッファ間、又は、パッファ・ペー ス間に設けられる。半導体装置の別の実施例は、逆極性 にドープされた第1の横方向延在部分と第2の横方向延 在部分の間に横方向に拡がる局在化ライフタイムキル部 分 (92, 102) を含む。局在化ライフタイムキル部 分は、横方向に衝限され、横方向に隙間が設けられた複 数のライフタイムキル領域を有する。別の半導体装置

は、一つ以上のPN接合を有する。



【請求項1】 横方向に拡がる横方向拡張半導体ベースと、

上記ベースに隣接し第1導電型ドーパントを有する横方向拡張バッファと、

上記パッファに隣接し上記ペースの反対側にあり、第2 導電型ドーパントを有する様方向拡張エミッタとを含み、

上記パッファは、装置の電流和得に対する負の温度係数と、順方向電圧に対す る正の温度係数とを与えるため、比較的薄く、隣接したエミッタ部分の第2導電 型ドーパント港度よりも高い第1博電型ドーパント港度を有する、半導体装置。

【請求項2】 上記ペースは上記パッファの第1 導電型ドーパント濃度より も低い第1連載型ドーパント濃度を有する請求項1記載の半導体装置。

【請求項3】 上記バッファは約10ミクロン未満の厚さを有する請求項1 記載の半資体装置。

【請求項4】 上記パッファは約200万至500ナノメートルの範囲の厚 さを有する請求項1記載の半導体装置。

【請求項5】 上記バッファのドーバント濃度は約3×10¹ ° cm ¹ よりも高い濃度である請求項1記載の半導体装置。

[請求項6] 上記バッファのドーパント濃度は約1×10¹⁷ cm ⁴ よりも高い濃度である請求項1記載の半導体装置。

【請求項7】 上記ベースと上記エミッタの少なくとも一方はシリコンを含む請求項1記載の半導体装置。

【請求項8】 上記バッファはシリコンを含む請求項7記載の半導体装置。

【請求項9】 上記バッファはゲルマニウムを含む請求項7記載の半導体装置。

【請求項 10】 上記エミッタと上記バッファの間にポンディングされたボンディッド界面を更に有する請求項 1 記載の半導体装置。

【請求項11】 上記ポンディッド界面は実質的に酸化物を含まない請求項 10記載の半導体装置。

【請求項12】 上記バッファと上記ベースの間にボンディングされたボン ディッド界面を更に有する請求項1記載の半導体装置。 【請求項13】 上記ポンディッド界面は実質的に酸化物を含まない請求項 12記載の半導体装置。

【請求項14】 上記エミッタは、上記パッファに隣接したエピタキシャル 部分と、上記エピタキシャル部分の反対側の第2の部分とを含む請求項1記載の 半選体装置。

【請求項15】 上記ベースに出入りする電流フローを制御する手段を更に 有する請求項1記載の半導体装置。

【請求項16】 上記電流フローを制御する手段は少なくとも1個のMOS FET電流制御装置を含む請求項15記載の半導体装置。

【請求項17】 横方向に拡がる半導体ベースと、 ト記ベースに隣接し第1導電型ドーパントを有する横方向に拡がるバッファと

上記バッファに隣接し上記ベースの反対側にあり、第2導電型ドーパントを有

する横方向に拡がるエミッタと、

上記ペースと上記パッファの間、並びに、上記パッファと上記エミッタの間の いずれか・方の間で横方向に拡がるボンディングされた界面とを含み、

上記パッファは、比較的薄く、隣接したエミッタ部分の第2導電型ドーパント 濃度よりも高い第1導電型ドーパント濃度を有し、

上記模方向に拡がるポンディングされた界面は実質的に酸化物を含まない、半 導体装置。

【請求項18】上記ベースは上記バッファの第1導電型ドーパント濃度より も低い第1導電型ドーパント濃度を有する請求項17記載の半導体装置。

[請求項19] 上記バッファのドーバント濃度は約1×10^{1/1} cm ³よりも高い濃度である請求項17記載の半導体装置。

【請求項20】 上記ベースと上記エミッタの少なくとも一方はシリコンを 含む請求項17記載の半導体装置。

【請求項21】 上記バッファはシリコンを含む請求項20記載の半導体装置。

【請求項22】 上記バッファはゲルマニウムを含む請求項20記載の半導

体装置。

【請求項23】 上記ベースに出入りする電流フローを制御する手段を更に 行する請求項17記載の半導体装置。

[請求項24] 上記電流フローを制御する手段は少なくとも1値のMOS FET電流制御装置を含む請求項23記載の半導体装置。

【請求項25】 シリコンを含有する横方向に拡がる横方向拡張半導体ベースと、

上記ペースに隣接し第1導電型ドーパントを有しゲルマニウムを含有する横方 向拡張バッファと、

上記パッファに隣接し上記ペースの反対側にあり、第2導電型ドーパントを有 し、シリコンを含有する横方向拡張エミッタと、

上記ペースと上記パッファの間、並びに、上記パッファと上記エミックの間の いずれか一方の間で権力向に拡がるボンディングされた界面とを含み。

上記横方向に拡がるボンディングされた界面は実質的に酸化物を含まず、

上記パッファは、装置の電流利得に対する負の温度係数と、順方向電圧に対する 正の温度係数とを与えるため、比較的薄型である、半導体装置。

[請求項26] ト記ペースは上記パッファの第1導電型ドーパント濃度よりも低い第1導電型ドーパント濃度を有する請求項25記載の半導体装置。

【請求項27】 上記バッファは約10ミクロン未満の厚さを有する請求項25記載の半導体装置。

【請求項28】 上記バッファは約200万至500ナノメートルの範囲の 厚さを有する請求項25記載の半導体装置。

【請求項29】 上記エミッタと上記バッファの間にボンディングされたボンディッド界面を更に有し、

上記ポンディッド界面は実質的に酸化物を含まない請求項25記載の半導体装置。

【請求項30】 上記ベースに出入りする電流フローを制御する手段を更に 行する請求項25記載の半導体装置。

【請求項31】 上記電流フローを制御する手段は少なくとも「個のMOS

FET電流制御装置を含む請求項30記載の半導体装置。

[請求項32] 第1導電型ドーパントを有する機方向に拡がる第1の部分 と、

上記第1の部分の上にあり、第2導電型ドーパントを有する横方向に拡がる第2の部分と、

上記第1の部分と上記第2の部分の間で、横方向に拡がる局在化ライフタイム キリング部分とを含み。

上記局在化ライフタイムキリング部分は、横方向に制限され、横方向に離門し た複数のライフタイムキリング領域を有する、半導体装置。

【請求項33】 上記周在化ライフタイムキリング部分と上記第1の部分の 間に、ボンディングされたボンディッド界血が画成される、請求項32記載の半 導体装置。

【請求項34】 上記ライフタイムキリング領域は、所定の距離だけ上記ボンディッド界面から縦方面に離間している、請求項33記載の半導体装置。

【請求項35】 上記所定の距離は約10ミクロンである請求項34記載の 半導体装置。

【請求項36】 上記ポンディッド界面は実質的に酸化物を含まない請求項33記載の半導体装置。

【請求項37】 上記局在化ライフタイムキリング部分及び上記第2の部分 の間に、ボンディングされたボンディッド界面が両成される、請求項32記載の 平適体装置。

【請求項38】 上記ライフタイムキリング領域は、所定の距離だけ上記ボ ンディッド界面から縦方向に離間している、請求項37記載の半導体装置。

【請求項39】 上記所定の距離は約10ミクロンである請求項38記載の 半導体装置。

【請求項40】 上記ボンディッド界面は実質的に酸化物を含まない請求項 37記載の半導体装置。

【請求項41】 上記の各ライフタイムキリング領域は、欠陥と打込まれた 不純物の中の少なくとも一つを含む、請求項32記載の半導体装置。 [請求項42] 上記の各ライフタイムキリング領域は、直径が約2乃至2 0ミクロンの円形領域を有し、

隣接した円形領域は約5万至20ミクロンずつ離間されている、請求項32記 載の半導体装置。

[請求項43] 上記の各ライフタイムキリング領域は、幅が約2乃至20 ミクロンである帯状領域を有し、

隣接した帯状領域は約5乃至20ミクロンずつ離間されている、詰求項32記載の半導体装置。

【請求項44】 上記ベースに出入りする電流フローを制御する手段を更に 有する請求項32記載の半導体装置。

[請求項45] 上記電流フローを制御する手段は少なくとも1個のMOS FET電流制御装置を含む請求項44記載の半導体装置。

【請求項46】 第1導電型ドーパントを有する横方向に拡がる第1の部分 と、

上記第1の部分の上にあり、第2導電型ドーパントを有する横方向に拡がる第2の部分と、

上記第1の部分と上記第2の部分の界面に隣接した上記第1の部分に形成され 、少なくとも一つのPN接合を両定する少なくとも一つの第2項電型のドープト 領域と、

上記少なくとも一つのドーブト領域と上記第2の部分の間に配置され、上記P N接合の抵抗を低下させる導銀層とを含む、半導体装置。

【請求項47】 上記少なくとも一つのドープト領域は 一対の離間したドープト領域を含み、

縦型接合電界効果トランジスタである請求項46記載の半導体装置。

【請求項48】 上記導電層は格子状に配置され、

诱磁性ベーストランジスタである請求項46記載の半導体装置。

【請求項49】 上記導電層は金属とシリコンの中の少なくとも一万を含有する請求項46記載の半導体装置。

【請求項50】 上記第1の部分と上記第2の部分の少なくとも一方はシリ

コンを含有する請求項46記載の半導体装置。

4.

【請求項51】 上記第1の部分と上記第2の部分の間にポンディングされたポンディッド界面を更に有する請求項46記載の半導体装置。

【請求項52】 上記ボンディッド界面は実質的に酸化物を含まない請求項51記載の半導体装置。

【請求項53】 上記ペースに出入りする電流フローを制御する手段を更に なする請求項46記載の半導体装置。

[請求項54] 上記電流フローを制御する手段は少なくとも1個のMOS FET電流制御装置を含む請求53記載の半導体装置。

【請求項55】 第1導電型ドーパントを有する横方向に拡がる第1の部分

上記第1の部分の上にあり、第1導電型ドーパントを有する横方向に拡がる第 2の部分と、

上記第2の部分の上にあり、第2導電型ドーパントを有する横方向に拡がる第 3の部分と、

上記第1の部分の外面にある第1の能動制御装置と、

上記第3の部分の外面にある第2の能動制御装置とを含み、

上記第1の部分と上記第2の部分の一方は上記第3の部分のドーパント濃度よりも高いドーパント濃度を有する、半導体装置。

【請求項56】 上記第2の部分と上記第3の部分の間にポンディングされ たポンディッド界面を更に有する請求項55記載の半導体装置。

【請求項57】 上記ポンディッド界面は実質的に酸化物を含まない請求項 56記載の半導体装置。

【請求項58】 上記第1の能動制御装置及び上記第2の能動制御装置は、 第1のMOSFET電流制御装置及び第2のMOSFET電流制御装置を含む請 求項55記載の半導体装置。

【請求項59】 複数の半導体基板から半導体装置を製造する方法であって

少なくとも1枚の基板の少なくとも一方の面を処理するステップと、

少なくとも1枚の基板を薄膜化するステップと、

少なくとも一方の処理された面が上記半導体装置の外面を画成するように、上 記処理された基板と上記薄膜化された基板を一体にボンディングするステップと

上記少なくとも一方の処理された面に悪影響を与えないように、上記ボンディ ングされた 一体の基板を比較的低いアニール温度でアニーリングするステップと を有する方法。

【請求項60】 上記薄膜化するステップは、上記処理された面の反対側の 少なくとも1枚の基板の表面部を取り除く、請求項59記載の方法。

【請求項61】 上記薄膜化するステップは、約200μm未満の厚さに薄 膝化する、請求項59記載の方法。

【請求項62】 上記薄膜化された面を所定の表面視さに研磨するステップ を更に有する請求項59記載の方法。

【請求項63】 上記少なくとも1枚の基板を薄膜化するステップの前に、 ゲッタリング層を形成するステップを更に有し、

上記海鉄化するステップは上記ゲッタリング層を取り除く、請求項5 9記載の 方法。

[請求項64] 上記ダッタリング層を形成するステップは、リン拡散、ア ルゴン若しくは炭素のイオン打込み、及び、ポリシリコン堆積の中の少なくとも 一つを実行する、請求項63室載の方法。

【請求項65】 上記ゲッタリング層を形成するステップは、上記処理する ステップの前に上記ゲッタリング層を形成する、請求項63記載の方法。

【請求項66】 ポンディングするステップの前に、上記処理された基板と 反対側の上記少なくとも1枚の基板の面に打込み領域を形成するステップを更に 行する請求項59記載の方法。

【請求項67】 上記打込み領域を形成するステップは、ライフタイムキリング打込み物を用いて打込みを行う、請求項66記載の方法。

【請求項68】 上記打込み領域を形成するステップは、複数の横方向に離 間したライフタイムキリング打込み領域を画成するため、所定のパターンに打込 みを行う、請求項67記載の方法。

【請求項69】 上記ライフタイムキリング打込み物は、プロトン、ヘリウム、炭素、酸素、アルゴン、シリコン、プラチナ、パラジウム、金、鉄、及び、ニッケルの中の少なくとも一つを含有する、請求項67記載の方法。

【請求項70】 ボンディングするステップの前に、上記処理された基板と 反対側の上記少なくとも1枚の基板の前にドープト層を形成するステップを更に 在する講求項59記載の方法。

【請求項71】 上記ドープト層を形成するステップはドーパントを上記基 板に打込むステップを有する、請求項70記載の方法。

【請求項72】 上記少なくとも1枚の基板は第1導電型ドーパントを有し

上記ドーパントを打込むステップは、上記基板内の上記第1 導電型ドーパント よりも高い濃度の第2 導電型ドーパントを上記ドープト層に打込む、請求項70 記載の方法。

【請求項73】 上記打込まれたドーバントを活性化するステップを更に有する請求項71記載の方法。

【請求項74】 上記ドープト層を形成するステップは、エピタキシャルド --プト層を形成する、請求項72記載の方法。

【請求項75】 ボンディングするステップの前に、上記処理された基板と 反対側の上記少なくとも1枚の基板の面にエピタキシャル層を形成するステップ を更に有する請求項59記載の方法。

【請求項76】 上記少なくとも1枚の基板はシリコンを含有し、

上記エピタキシャル層はゲルマニウムを含有する、請求項75記載の方法。

【請求項77】 上記処理するステップは、第1導電型の高ドープトバッファ層を上記第1導電型のドープト基板に形成する、請求項59記載の方法。

【請求項78】 上記処理するステップは、第1導電型の高ドープトバッフ ア層を第1導電型のドープト基板に打込む、請求項59記載の方法。

【請求項79】 上記ポンディングするステップは真空中で行われる、請求 項59記載の方法。 【請来項80】 上記傳懸化するステップの前に、薄酸化されるべき少なく とも1枚の基板をハンドリング基板に実装するステップを更に有する請求項59 記載の方法。

【請求項81】 上記ポンディングするステップの前に、上記基板を整列するステップを更に有する請求項59記載の方法。

【請求項82】 上記整列するステップは、

各基板に所定の対応する部分を両定するステップと、

切断エッジを画成するため、上記所定の部分に沿って上記基板をカッティング するステップと、

上記切断エッジに沿って上記基板を整列するステップとを有する、請求項8 I 記載の方法。

【請求項83】 各基板上で個々の装置をテストするステップと、

半導体装置の歩留りを高めるため上記基板を整列するステップとを更に有する 請求項81記載の方法。

【請求項84】 上記処理するステップはアルミニウム層を形成し、

上記アニール温度は約450℃未満である、請求項59記載の方法。

[請求項85] 上記処理するステップはアルミニウム層を形成する請求項 59記載の方法。

【請求項86】 上記アルミニウムと基板の間のパリアメタルを形成するステップを更に有し、

上記アニール温度は約450℃乃至550℃の範囲に収まる、請求項85記載 の方法。

【請求項87】 上記処理するステップは少なくとも 一つのドープト領域を 形成し、

上記アニーリングするステップの後に、少なくとも一つの金属層を形成するステップを更に有し、

上記アニール温度は約800℃未満である、請求項59記載の方法。

【請求項88】 上記アニール温度は約400℃以上である請求項59記載の方法。

【請求項89】 上記アニーリングするステップは所定の時間に且ってアニーリングする、請求項59記載の方法。

【請求項90】 上記基板はシリコンを含有し、

上記ボンディングするステップの前に、シリコン面を水素終端化するステップ を更に有する、請求項59記載の方法。

【請求項91】 炭化水素と金属の少なくとも一方を除くため、ボンディン グされる面を洗浄するステップを更に有する請求項59記載の方法。

[請求項92] 上記処理するステップは少なくとも1個のMOSFET制 御事習を形成する、請求項59記載の方法。

【請求項93】 上記複数の基板は2枚であり、

上記処理するステップは両方の基板を処理する、請求項59記載の方法。

【請求項94】 上記ポンディングするステップは、所定の温度、所定の環境、及び、所定の圧力でポンディングする、請求項59記載の方法。

【請求項95】 上記アニーリングするステップは、所定の環境、所定の圧 力でアニーリングする、請求項59記載の方法。

【請求項96】 複数の半導体基板から半導体装置を製造する方法であって

少なくとも1枚の基板に対するゲッタリング層を形成するステップと、

上記半導体装置の少なくとも1枚の面が処理されるように少なくとも1枚の基 板を薄膜化するステップと、

上記少なくとも一方の処理された而に悪影響を与えないように、ボンディング された一体の基板を比較的低いアニール温度でアニーリングするステップとを有 する方法。

【請求項97】 上記ゲッタリング層を形成するステップは、リン拡散、ア ルゴン、シリコン、酸素、若しくは、炭素のイオン打込み、及び、ポリシリコン堆 細の中の少なくとも、一つを実行する、請求項96記載の方法。

【請求項98】 上記処理するステップは金属層を形成し、

上記アニール温度は上記金属層の特性に関係した温度よりも低い、請求項97 紀載の方法。 【請求項99】 上記処理するステップは金属層を形成し、

上記アニール温度は上記金属層の特性に関係した温度よりも低い、請求項96 記載の方法。

【請求項100】 上記処理するステップはアルミニウム層を形成し、

上記アニール温度は約450℃未満である、請求項96記載の方法。

【請求項101】 上記アルミニウムと基板の間のバリアメタルを形成する ステップを更に有し、

上記アニール温度は約450℃乃至550℃の範囲に収まる、請求項100記 載の方法。

【請求項102】 上記処理するステップは少なくとも一つのドープト領域を形成し、

上記アニーリングするステップの後に、少なくとも 一つの金属層を形成するステップを更に有し、

上記アニール温度は約800℃未満である、請求項96記載の方法。

【請求項103】 上記アニール温度は約400℃以上である請求項96記 載の方法。

【請求項104】 上記処理するステップは、全ての能動装関及び附互連結 を形成するため、上記少なくとも1枚の兼板を完全に処理する、請求項96記載 の方法。

【請求項105】 上記処理するステップは少なくとも1個のMOSFET 制御装置を形成する、請求項59記載の方法。

【請求項106】 複数の半導体基板から半導体装置を製造する方法であって、

少なくとも1枚の基板の少なくとも一方の面を処理するステップと、

上記処理された面の反対側の少なくとも1枚の基板の領域を打込むステップと

上記少なくとも一方の処理された面が上記半導体装置の外面を画成するように 上記処理された基板を一体にボンディングするステップと、

上記少なくとも一方の処理された面及び上記打込まれた領域に悪影響を与えな

いように、上記ボンディングされた一体の基板を比較的低いアニール温度でアニ ーリングするステップとを有する方法。

【請求項107】 上記ポンディングするステップの前に、上記少なくとも 1枚の基板を薄膜化するステップを更に有する請求項106記載の方法。

【請求項108】 上記打込むステップは、ライフタイムキリング打込み物を用いて打込みを行う、請求項106記載の方法。

【請求項109】 上記打込むステップは、複数の機力向に鰹間したライフ タイムキリング打込み領域を両成するため、所定のパターンに打込みを行う、請 求項108記載の方法。

【請求項110】 上記ライフタイムキリング打込み物は、プロトン、ヘリ ウム、炭素、酸素、アルゴン、シリコン、ブラチナ、パラジウム、金、鉄、及び 、ニッケルの中の少なくとも…つを含有する、請求項109記載の方法。

【請求項111】 上記打込むステップは上記基板にドーパントを打込むステップを有する、請求項106記載の方法。

【請求項112】 上記少なくとも1枚の基板は第1導電型ドーパントを行 し、

上記ドーパントを打込むステップは、上記基板内の上記第1 専権型ドーパントよりも高い濃度の第2 導電型ドーパントを上記ドープト層に打込む、請求項11 1 記載の方法。

【請求項113】 上記処理するステップは金属層を形成し、

上記アニール温度は上記金属層の特性に関係した温度よりも低い、請求項 I O 6 記載の方法。

【請求項114】 上記処理するステップはアルミニウム層を形成し、 上記アニール温度は約450℃未満である、請求項106記載の方法。

【請求項115】 上記アルミニウムと基板の間のバリアメタルを形成する ステップを更に有し、

上記アニール温度は約450℃乃至550℃の範囲に収まる、請求項114記 載の方法。

【請求項116】 上記処理するステップは少なくとも一つのドープト領域

を形成し、

アニーリングが約800℃未満で行われた後に、少なくとも一つの金属層を形成するステップを更に有する、請求項106記載の方法。

【請求項117】 上記アニール温度は約400℃以上である請求項106 記載の方法。

【請求項118】 上記処理するステップは、全ての能動装置及び相互連結 を形成するため、上記少なくとも1枚の基板を完全に処理する、請求項106記 級の方法。

【請求項119】 上記処理するステップは少なくとも1例のMOSFET 御御装置を形成する、請求項106記載の方法。

[請求項120] 複数の半導体基板から半導体装置を製造する方法であって、

少なくとも1枚の基板の少なくとも一方の面を処理するステップと、

上記処理された面の反対側の少なくとも 1 枚の基板の面にエピタキシャル層を 形成するステップと、

上記半導体装置の外面を両成するよう上記少なくとも一方の処理された面をボンディングするステップと、

上記少なくとも 方の処理された面に悪影響を与えないように、上記ポンディ ングされた一体の基板を比較的低いアニール温度でアニーリングするステップと を有する方法。

【請求項121】 上記ボンディングするステップの前に、上記少なくとも 1枚の基板を薄膜化するステップを更に有する請求項119記載の方法。

[請求項122] 上記エピタキシャル層を形成するステップは、比較的簿 いパッファ層を画成するため、エピタキシャルドープト層を形成する、請求項1 19記載の方法。

【請求項123】 上記エピタキシャルドープト層を形成するステップは、 隣接した基板部分よりも高いドーパント濃度を有するエピタキシャルドープ層を 形成する、請求項121記載の方法。

【請求項124】 上記少なくとも1枚の基板はシリコンを含有し、

上記エピタキシャル層はゲルマニウムを含有する、請求項120記載の方法。

【語求項125】 上記処理するステップは金属層を形成し、

上記アニール温度は上記金属層の特性に関係した温度よりも低い、請求項12 ①記載の方法。

【請求項126】 上記処理するステップはアルミニウム層を形成し、

上記アニール温度は約450℃未満である、請求項120記載の方法。

[請求項127] 上記アルミニウムと基板の間のバリアメタルを形成する ステップを更に有し。

上記アニール温度は約450℃乃至550℃の範囲に収まる、請求項126記 激の方法。

【請求項128】 上記処理するステップは少なくともドープト領域を形成

アニーリングするステップの後に、少なくとも一つの金属層を形成するステップを更に有し、

上記アニール温度は約800℃未満である、請求項120記載の方法。

[請求項129] 上記アニール温度は約400℃以上である請求項120 記載の方法。

【請求項130】 上記処理するステップは、全ての能動装置及び相互連結 を形成するため、上記少なくとも1枚の基板を完全に処理する、請求項120記 載の方法。

【請求項131】 上記処理するステップは少なくとも1例のMOSFET 制御装置を形成する、請求項120記載の方法。

【請求項132】 複数の半導体基板から半導体装置を製造する方法であって、

少なくとも1枚の基板の少なくとも一方の面を処理するステップと、

複数の横方向に離間したライフタイムキリング打込み領域を画成するため、所 定のパターンで、上記処理された面の反対側の少なくとも1枚の基板の領域を打 込むステップと、

上記少なくとも一方の処理された面が上記半導体装置の外面を画成するように

、上記処理された基板を一体にボンディングするステップと、

上記少なくとも一方の処理された前及び上記打込まれた領域に悪影響を与えないように、上記ポンディングされた一体の基板を比較的低いアニール温度でアニ ーリングするステップとを有する方法。

【請求項133】 上記ポンディングするステップの前に、上記少なくとも 1枚の基板を擁護化するステップを更に有する請求項132記載の方法。

【請求項134】 上記ライフタイムキリング打込み物は、プロトン、ヘリ ウム、炭素、酸素、アルゴン、シリコン、プラチナ、パラジウム、金、鉄、及び 、ニッケルの中の少なくとも一つを含有する、請求項133記載の方法。

【請求項135】 上記処理するステップは金属層を形成し、

上記アニール温度は上記金属層の特性に関係した温度よりも低い、請求項13 2記載の方法。

【請求項136】 上記処理するステップはアルミニウム層を形成し、 上記アニール温度は約450℃未満である、請求項132記載の方法。

【請求項137】 上記アルミニウムと基板の間のバリアメタルを形成する ステップを更に有し、

上記アニール温度は約450℃乃至550℃の範囲に収まる、請求項136記載の方法。

【請求項138】 上記処理するステップは少なくとも一つのドープト領域を形成し、

アニーリングするステップの後に、少なくとも一つの金属層を形成するステップを虫に有し。

上記アニール温度は約800℃未満である、請求項132記載の方法。

【請求項139】 上記アニール温度は約400℃以上である請求項132 記載の方法。

【請求項140】 上記処理するステップは、全ての能動装置及び相互連結 を形成するため、上記少なくとも1枚の基板を完全に処理する、請求項132記 載の方法。

【請求項141】 上記処理するステップは少なくとも1個のMOSFET

制御装置を形成する、請求項132記載の方法。

【請求項142】 複数の半導体基板から半導体装置を製造する方法であって、

少なくとも1枚の基板の少なくとも一方の面を処理するステップと、

上記少なくとも一方の処理された而が上記半導体装置の外面を両成するように 上記処理された基板をポンディングするステップと、

上記少なくとも一方の処理された面に悪影響を与えないように、上記ボンディ ングされた一体の基板を比較的低いアニール温度でアニーリングするステップと を有する方法。

【請求項143】 上記処理するステップは金属層を形成し、

上記アニール温度は上記金属層の特性に関係した温度よりも低い、請求項 1 4 2 記載の方法。

【請求項144】 上記処理するステップはアルミニウム層を形成し、

上記アニール温度は約450℃未満である、請求項142記載の方法。

【請求項145】 上記アルミニウムと基板の間のパリアメタルを形成する ステップを更に有し、

上記アニール温度は約450℃乃至550℃の範囲に収まる、請求項144記 載の方法。

【請求項146】 上記処理するステップは少なくともドープト領域を形成

上記アニール温度は約900℃未満である、請求項142記載の方法。

【請求項147】 上記アニーリングするステップの後に、少なくとも一つの金属層を形成するステップを更に有する、請求項146記載の方法。

【請求項148】 上記処理するステップは少なくともドープト領域を形成

上記アニール温度は約800℃未満である、請求項Ⅰ42記載の方法。

【請求項149】 上記アニーリングするステップの後に、少なくとも一つの金属層を形成するステップを更に有する、請求項148記載の方法。

【請求項150】 上記アニーリングするステップの後に、上記半導体装置

をカッティングするステップを更に有し、

上記アニール温度は、カッティングを許容する所定の表面エネルギーを与える のに十分である、請求項142配載の方法。

【請求項151】 上記アニール温度は約400℃以上であり、

上記所定の表面エネルギーは約800ergs/cmμ以上である、請求項1 50記載の方法。

【請求項152】 上記アニーリングするステップは、所定の時間に正って アニーリングする、請求項142記載の方法。

【請求項153】 上記処理するステップは、全ての能動装置及び相互連結を形成するため、上記少なくとも1枚の基板を完全に処理する。請求項142記 並の方法。

【請求項154】 上記基板はシリコンを含有し、

上記ポンディングするステップの前に、シリコン面を水素終端化するステップ を更に有する請求項142記載の方法。

【請求項155】 炭化水素と金属の少なくとも一方を除くため、ボンディングされる而を洗浄するステップを更に有する請求項142記載の方法。

【請求項156】 上記処理するステップは少なくとも1個のMOSFET 制御装置を形成する、請求項142記載の方法。

【請求項157】 上記複数の基板は2枚であり、

上記処理するステップは両方の基板を処理する、請求項142記載の方法。

【請求項158】 複数のシリコン基板から半導体装置を製造する方法であって

少なくとも1枚のシリコン基板の少なくとも一方の面を処理するステップと、

少なくとも一方の処理された.価が上記半導体装置の外面を測成するように、上 記処理されたシリコン基板と水素終端化された値を一体にポンディングするステ ップと、

上記ポンディングされた一体のシリコン基板を約800℃未満のアニール温度でアニーリングするステップとを有する方法。

【請求項159】 一体にポンディングされるシリコン面を水素終端化する

ステップを更に有する請求項158記載の方法。

【請求項160】 上記アニール温度は約400℃以上である、請求項15 8記載の方法。

【請求項161】 上記処理するステップは、全ての能動装限及び相互連結 を形成するため、上記少なくとも1枚のシリコン基板を完全に処理する、請求項 158記載の方法。

【請求項162】 炭化水素と金属の少なくとも・方をボンディングされる 面から除く洗浄ステップを更に有する請求項158記載の方法。

【請求項163】 上記処理するステップは少なくとも1個のMOSFET 制御装備を形成する、請求項158記載の方法。

【請求項164】 上記複数の基板は2枚であり、

上記処理するステップは両方の基板を処理する、請求項158記載の方法。

【請求項165】 複数のシリコン基板から半導体装置を製造する方法であって、

少なくとも1枚のシリコン基板の少なくとも一方の面を処理するステップと、 炭化水素と金属の少なくとも一方を除くため、ボンディングされる面を洗浄するステップと、

少なくとも一方の処理された価が上記半導体装置の外面を画成するように、上 記処理されたシリコン基板及び上記洗浄されたシリコン基板を一体にポンディン グするステップと、

上記ボンディングされた一体のシリコン基板を約800℃未満の比較的低いア ニール温度でアニーリングするステップとを有する方法。

【請求項 1 6 6 】 上記アニール温度は約400℃以上である、請求項 1 6 5 記載の方法。

【請求項167】 上記処理するステップは、全ての能動装置及び相互運結 を形成するため、上記少なくとも1枚のシリコン基板を完全に処理する、請求項 165記載の方法。

【請求項168】 上記処理するステップは少なくとも1個のMOSFET 訓練装置を形成する、請求項165記載の方法。 【請求項169】 上記複数の基板は2枚であり、

上記処理するステップは両方の基板を処理する、請求項165記載の方法。

【請求項170】 複数の半導体基板から半導体装置を製造する方法であって、

金属暦を形成するため、少なくとも1枚の基板の少なくとも一方の面を処理するステップと、

少なくとも一方の処理された面が上記半導体装置の外面を画成するように、上 記処理された基板を一体にボンディングするステップと、

上記ボンディングされた。体の基板を上記金属層の特性に関係した温度よりも 低い比較的低温のアニール温度でアニーリングするステップとを有する方法。

【請求項171】 上記アニール温度は、上記金属層の離点と、上記金属と 上記基板の反応温度の少なくとも一方に関係した温度である、請求項170記載 の方法。

【請求項172】 上記処理するステップはアルミニウム層を形成し、 上記アニール温度は約450℃未満である、請求項170記載の方法。

【請求項173】 上記アルミニウムと基板の間のパリアメタルを形成する ステップを更に有し、

上記アニール温度は約450℃乃至550℃の範囲に収まる、請求項172記 級の方法。

【請求項174】 上記処理するステップは、全ての能動装置及び相互連結を形成するため、上記少なくとも1枚の基板を完全に処理する、請求項170記載の方法。

【請求項175】 上記処理するステップは、全ての能動装限及び相互連結 を形成するため、上記少なくとも1枚の基板を完全に処理する、請求項170記 載の方法。

【請求項176】 上記基板はシリコンを含有し、

上記ボンディングするステップの前に、シリコン面を水素終端化するステップ を更に有する請求項170記載の方法。

【請求項177】 上記処理するステップは少なくとも1個のMOSFET

制御装置を形成する、請求項170記載の方法。

【請求項178】 上記複数の基板は2枚であり、

上記処理するステップは両方の基板を処理する、請求項170記載の方法。

【発明の詳細な説明】

[0001]

本発明は、半導体の分野に係り、特に、電力半導体装置の製造方法、及び、この方法により製造される半導体装置に関する。

[0002]

電力スイッチング装置は、たとえば、モータ制御、インバータ、回線スイッチ、バルス回路及びその他の電力スイッチングアプリケーションのような多数のアプリケーションで広範に使用されている。シリコン制御型整流器(SCR)若しくはサイリスタは、4層のシリコンから形成される双安定半導体スイッチング装置である。電力スイッチング装置の一つのタイプであるMOS制商型サイリスタ(MCT)は、特に、長板(零電圧又は零電流)スイッチングアプリケーションに好適である。MCTは、SCRと非常に類似した順方向電圧降下を有し、伝導電力損失が著しく低減される。MCTは、非常に少ない量の入力エネルギーを用いて高電力回路を制御することができる。この特徴はSCRにも共通した特徴である。MCTの場合に、ターンオフは、サイリスタの一力者しくは両方のエミッタ・ベース接合を知絡するため、高度に組み合わされたオフドETをターンオンすることによって実現される。

[0003]

別の有利な電力スイッチング装置は、スイッチングレギュレータやモータ駆動 装置のような高電圧、低酸逸アプリケーションのため設計された絶縁ゲートバイ ポーラトランジスタ(IGBT)である。IGBTは、低電力集積回路から動作 させることができる。IGBTは、絶縁ゲート型であり、MCTと同じ電界制調 型スイッチング装置である。入手可能なMCT及びIGBTは、たとえば、電力 ゲーリントントランジスタで一般的に実現されるよりも高いスイッチング周波数 で有用である。その上、MCT及びIGBTは、150℃以上の接合温度で動作 し、600ポルト以上のスイッチ定格を有するスイッチング同路内で動作する。

[0004]

電力スイッチング装置を製造する一つの解決法は、半導体一半導体の直接ウェ ーハボンディングである。ウェーハボンディングは、たとえば、厚さ100μm の厚いエピクキシャル解成長を置き換える目的で行われる。このボンディングア ブリケーションの場合、約1100℃以上の温度の高温ボンディングアニールは 、マイクロ波及びパブルを取り除くため典型的に使用される。疎水性及び親水性 の両方のボンディングが使用される。

[0005]

近年、ターンオフがより高速に行えるように表面及び裏面の両方にMOSFE 電流制脚装置が設けられたスイッチング電源を製造する可能性への関心が高ま りつつある。このような電解は、たとえば、Abbasに発行された米国特許第4,977 438号に記載されている。両面に設けられたMOSFET制御型の電源を製造す るための従来の解決法は、ウェーハの両面でプロエ及び写真ステップを行う。 熱顔の非常に重要な制御を必要とするこの解決法は、製造ステップの数をおよそ 2 倍に増加し、スクラッチなどによる歩節り損失を増加させる。

[0006]

To他に発行された米国特許第5,541,122号は、たとえば、2枚のウェーハが一つに接合され、800でD発1100での範囲の温度でアニールされる1GBTの製造方法を開示する。N型ウェーハは、表面にNドドープされ、1GBT用のN+バッファ領域を削成するためP+ウェーハに接合される。次に、ゲートが上面に形成され、海々の状散が、ゲートを取り囲むエミック/コレクタを画成するためエミッタ・コレクタゲートの近くで行われる。エミック模点は拡散物上に形成され、コレクタ検点は拡散物上に形成され、コレクタ検点は拡散物上に形成され、コレクタ検点は拡散物上に形成され、コレクタ検点は拡散物上に形成され、コレクタ検点は拡散物上に形成され、コレクタ検点は拡散物上に形成され、コレクタ検点は拡散物上に形成され、コレクタ検点は拡散物上に形成され、コレクタ検点は拡散物上に形成され、コレクタ検点は拡散物上に形成され、コレクタ検点は拡散物上に形成され、コレクタ検点は拡散物上に形成され、コレクタ検点は拡散物上に形成され、コレクタ検点は拡散物と対象を用いてウェーハの下面側に埋積される。

[0007]

残念ながら、かなり高量のアニーリング及び後続の装置処理ステップは、バッファ層のドーピングプロファイルに悪影響を与える。したがって、ターンオフ速 度は低くなる。さらに、アニーリング後の両面処理は、非常に多数のプロセスス テップを必要とし、基板は歩留りを低下させる機械的損傷を受けやすい。

[00008]

上記の背景技術を鑑みて、本発明の目的は、容易に製造できる半導体装置に改 良された特徴及び特性を与えることである。

[00009]

本発明の上記並びにその他の目的、効果及び特徴が得られる第1 実施例の半導体装置は、模方向に拡がる半導体ベースと、ベースに隣接し、第1 導電型ドーパントを有するパッファと、バッファに隣接し、ベースの反対側にあり、第2 海電型ドーパントを有する機力向に拡がるエミッタとを含む。パッファは非常に薄型であり、電流増大に対する負の温度係数と解力向電圧に対する正の温度係数を半導体装置に与えるため、隣接したエミッタ部の第2等電型ドーパント濃度よりも高い第1 導電型ドーパント濃度を有する。電流増大に対する負の温度係数は、半導体装置の熱的放出を被ぐさせ、より良好な無格保護を与える。

[0010]

ベースは、バッファ内の第1 構造型ドーパント設度よりも低い濃度の第1 導電型ドーパントを含有してもよい。また、バッファは、約10ミクロン未満の厚さでもよく、より好ましくは、約200万至500ナノメートルの範囲の厚さをもつ。バッファのドーパント設度は、好ましくは、一天施例では、約3×10¹¹ cm ⁴ 以上であり、他の実施例では、約1×10¹¹ cm ¹¹ 以上である。

[0011]

ベースとエミックの中の少なくとも一方はシリコンを含み、一実施例において 、バッファはシリコンを含有する。他の実施例では、バッファはゲルマニウムを 含有する。

[0012]

半導体装偶は、以下に詳述するように低温ボンディングに従って形成される。 したがって、一実施例において、装置は、エミックとバッファの間に接合された界 面(核合界面)を更に有する。核合界面は、バッファとベースの間に設けてもよ い、接合界面は、好ましくは、実質的に酸化物を含まない。

100131

この装置の一変形例において、エミッタは、バッファに隣接したエピタキシャル部分と、エピタキシャル部分に対向した第2の部分とを有する。さらに、半導体装置は、第1の部分と第2の部分の少なくとも一方の部分に形成されたMOSFET電流制御装置、若しくは、その他の電流側弾装置を含む。

[0014]

本発明による更に別の装置は、連極性にドープされた第1の横方向延在部分と 第2の横方向延在部分の間に横方向に拡がる局在化ライフタイムキル部を含む。 局在化ライフタイムキル部分は、横方向に制限され、横方向に隙間が設けられた 複数のライフタイムキル領域を有する。接合界面は、局在化ライフタイムキル部 分と、第1の部分又は第2の部分のいずれか一方との間に設けられる。界面は実 質的に酸化物を含有しない。ラインタイムキル領域は、好ましくは、たとえば、 約10ミクロンのような所定の距離で接合界面から縦方向に間隔が設けられる。

[0015]

各ライフタイムキル領域は、欠陥と打込み不純物の中の少なくとも一方を含む。 さらに、ライフタイムキル領域は、直径約2~2μmの円形状であり、約5~20μmの問隔がある。 あるいは、各ライフタイムキル領域は、約2万至20ミクロンの幅を有する帯状領域でもよい。 隣接した帯状領域は、約5万至20ミクロンずつ離問する。

[0016]

本発明の他の局面は、一つ以上のPN接合を有する装置に関係する。半導体装置は、第1 博電型ドーパントを含み横方向に延在する第1の部分と、第1 専電型ドーパントを含み第1の部分上で横方向に延在する第2の部分と、第1の部分と第2の部分の界面に同様した第1の部分に形成され、少なくとも一つのPN接合を向成する第2 導電型の少なくとも一つのドープト側域とを有する。また、導電的は、PN接合の抵抗を下げるため、少なくとも一つのドープト側域と第2の部分の間に配置してもよい。導電層は、たとえば、金属又は非素化合物である。

[0017]

PN接合の一つの実現形態は、縦型接合電界効果トランジスタを画成するよう に離間した接合を設けることである。導電層は格子状に配置してもよく、この場 合に装置は浸透ベーストランジスタである。第1の部分と第2の部分の中の少な くとも一方はシリコンでもよい。また、接合界面は、第1の部分と第2の部分の 間に設けられる。接合界面は、好ましくは、実質的に酸化物を含まない。

[0018]

本発明は、第1導電型ドーパントを含み横方向に延在する第1の部分と、第1

専定型ドーバントを含み第1の部分上で横方向に延化する第2の部分と、第2専 電型ドーバントを含み第2の部分上で横方向に延化する第3の部分とを有する半 導体装置にも関係する。第1の部分と第2の部分の中の少なくとも一方は、好ま しくは、第3の総のドーバント濃度よりも高いドーパント濃度を有する。さらに 、装置は、好ましくは、第1の能動制御装置が第1の部分の外面上に設けられ。 第2の能動制御装置が第3の部分の外面上に設けられる。

[0019]

以下、本発明の好ましい実施例が示された添付図面を参照して、本発明を詳細 に説明する。しかし、本発明は、多数の異なる形態で実現され得るものであり、 以下に説明される実施例に限定されるものではない。むしろ、これらの実施例は 、本発明の開示が貫徹し、本発明の範囲を当業者に十分に伝えるために与えられ るものである。図面を通じて、同じ参照番号は同じ要素を指定する。

[0020]

最初に図1に示されたフローチャート50を参照して、本発明の製造方法の局面について説明する。本実施例において、第1のウェーハ及び第2のウェーハが 処理される。同図において、第1のウェーハに対する処理プロックには添え字 " a"が付けられ、第2のウェーハに対する処理プロックには添え字 "b"が付け られる。以下では、第1のウェーハに対する処理ファッグだけを詳細に説明するが、 当業者は、本実施例では、第2のウェーハに対しても類似した処理ステップ が選択的に実行されることとを移動に認めるであろう。

100211

この方法はステップ51で始まり、ステップ52aで、ゲッター層が第1のウェーハの第2面、すなわち、B面上に形成される。ゲッター層は、当業者には容易にわかるように、たとえば、ホウ素のような汚染物質を除去するのに有効である。ゲッター領域は、海豚化及び直接ボンディングの前に、ウェーハの塊からゲッター部位にライフタイムキル用遷移金属を放散する。当業者には明らかなように、典型的なゲッタリング技術には、ウェーハのB面へのリン拡散、イオン打込み、又は、アルゴン若しくは炭素、及び/又は、ボリシリコン堆積が含まれる。

[0022]

ステップ54aにおいて、一つ以上の能動装置が31のウェーへの第1面、すなわち、小面に形成される。能動装置は、当業者には明らかなように従来技術によって形成されるような一つ以上のドープト領域を含む。一実施例において、以下に詳述するようにの無相互連結が形成される。 典型的な処理ステップは、打込み、拡散、金属維積、ポリシリコン堆積、珪素化合物形成、酸化物成皮などの中の少なくとも一つを含む。同型者しくは異型のMOSFET電流調理型装置が第1及び第2の基板上に製作される。本発明に従って形成された装置は、当業者には明らかなように、凝型方向に、すなわち、一体的に接合された表面の間に形成される界面に対し直角方向に電流構通を有するよう決められる。片面装置着しくは両面装置を動かすためには、一般的に界面全体に専電平変調用の少数キャリアのフローが必要とされる。装置がローベースを有するとき、再電率変調を生じさせるため、高密度の正孔(少数キャリア)をNーベースに注入することである。対電率変調の条件は、ベース内の電子と正礼の密度が等しくなることである。対電字変調は、電子密度をその平衡値よりもかなり増加させるので、当業名には明らかなように、Nーベースの磁光が著しくげられる。

[0023]

第1のウェーハは、ハンドリングウェーハ又はサポートフィルムに固定され(ステップ56a)、ステップ58aにおいて、第1のウェーハはB面側が薄くされ、これにより、ゲッタリング層及びゲッタリング層に含まれる汚染物質が取り 除かれる。ウェーハは、たとえば、約200μm未満の厚さまで減らすために研 削によって薄くされるが、一部のアプリケーションではより薄いウェーハが好ま しい。ハンドリングウェーハ又はサポートフィルムは、海膜化後に取り除かれる

[0024]

B面は、ステップ60aで、炭化木素の空隙を最小限に抑え、最終的な接合界面の酸素を減少させるため、研摩、洗浄される。金属接合パッドのような金属が 表面に露出される場合、ウェーハの洗浄に使用される化学集品から金属を保護することが有利である。このため実現可能な一つの技術は、耐化学裏品性のある保 遷絶縁濁を推構させることである。絶縁層は、ウェーハが接合された後に除去で さる。化学機械的研摩 (CMP) のような研摩処理が使用され、B面の表面は約 1 nm未満の二乗平均 (RMS) 表面粗さをもつ。約10 nm未満の表面粗さは 、二つの基板を一つに直接ボンディングすることが望ましい。さらに、ボンディ ングプロセスに圧力が使用される場合、表面粗さは多少悪くても許容される可能 性がある。ウェーハは、厚い誘電層の存在に起因して歪む傾向にあるので、ボン ディング中に圧力が必要とされる。勿論、ボンディングは、当業者には明らかな ように、たとえば、200℃から400℃に上昇した個度で実行してもよい。

[0025]

売冷は、表面から炭化水素、有機物、及び、金属不純物を取り除くことである。洗浄プロセスは、当業者には明らかなように、一般的に、RCAクリーン及びビラニアクリーンズで使用されるような化学報告を使用する。プラズマ、UV、オゾン、及び、レーザー照射は、ボンディング前に表面を洗浄するため使用される。

[0026]

自然酸化物を取り除くため、エッチングが希釈フッ化水素 (HF) 酸を用いて 行われる。ボンディング前に自然酸化物の再成長を最小限に抑えることが望ましい。シリコンの場合、…つの解決法は、希釈日Fエッチを用いてシリコン表面を 水素終端化し、痰いて、無水すすぎ、若しくは、放小限の水洗を行うことである。自然酸化物を最小限に抑えるための別のより複雑な解決法は、真空、又は、酸素濃度が鼓低限に抑えられた特製された窒素、アルゴン、若しくは、水素のような環境で2枚のウェールを直接的に接合することである。実現可能な接合アニール環境には、窒素、酸素、アルゴン、水素が含まれる。アニール時間と共に接合強度が増加する…つの実鬼可能なメカニズムは、水素が接合界面に拾って横方向に拡散し、ウェーハから放出されるメカニズムは、水素が接合界面に拾って横方向に拡散し、ウェーハから放出されるメカニズムである。環境は、水素が横方向に拡散し、ウェーハから放出されるメカニズムである。環境は、水素が横方向に拡散し、ウェーハから放出されるメカニズムである。環境は、水素が横方向に拡散し、ウェーハから放出されるメカニズムである。環境は、水素が横方向に拡散し、ウェーハから放出されるメカニズムである。環境は、水素が横方向に拡散と、

[0027]

当業者には明らかなように、自然酸化物は、界面を通る電流フローを妨げる。 球水性方式は炭化水素吸収の影響を受け易いが、界面に薄い酸化物が存在する銀 水性ボンディング方式は炭化水素吸収の影響を受け舞い。

[0028]

水系終端化されることは、当業者には明らかなように、表面積の人部分で候業 が失われることを意味する。検言すると、表面に存在する自然酸化物又は酸素が 取り除かれるか、或いは、最小限に抑えられる。さらに、洗浄は、炭化水素又は 金属のような汚染物質を接合されるべき表面から除去するために望ましい。界面 にも酸化物が含まれないと考えられる。電力スイッチング装置は、非常に薄い酸 化物層が存在していも動作することができる。しかし、酸化物層は、電子と正孔 の両方が酸化物を通り抜け得るように十分に薄くしなければならない。たとえば 、酸化物層は、満足できる動作のためには約1nm未満であることが望ましい。

[0029]

ステップ62 a において、第1のウェーハの日面は、以下に詳述されるように、ライフタイムキルのため、及び/又は、電力装置内の層に対するドーパントが 選択的に打込まれる。たとえば、プロトン、ヘリウム、炭素、アルゴン、酸素な どのイオン打込みが使用される。プラチナ若しくは金のようなライフタイムキル 金属は、表面に打込み若しくは拡散される。金属を拡散するために必要とされる 温度は、一般的に約450℃よりも高いので、アニール中に裏面にアルミニウム を用いることはできない。

[0030]

所方的電圧対ターンオフ時間の関係を最適化するため、電力装置は、均 なライフタイムキルではなく、局在化されたライフタイムキル領域を設けることが望ましい。特に、ライフタイムキル領域は、当業者には容易に理解されるように、 P+エミック陽極の表面付近にあるN型ペース領域、及び/又は、IGPT若しくはMCTのP+エミック内に局在化させることが展々望まれる。ライフタイムキル打込みを横方向並びに縦方向に局在化することが有利である。この場合、フォトリングライステップ、又は、金属メッシュは、ある領域内でより高いエネルボープロトンを機方面に制限するため使用される。

[0031]

ウェーハと基板の · 方又は両方の接合界面、若しくは、接合界面付近に極薄ド ーパント層を設けることが望ましい。全ての高温処理ステップは薄膜化前にウェ 一ハ上で行われるため、薄い領域内でドーバントを拡散させる高龍ステップが後で必要とされないので、接合界面、若しくは、接合界面付近の極薄ドーパント層は、イオン打込み又はレーザードーピングによって獲得される。打込まれたドーパントのレーザーアニーリングは、当業者には容易に認められるように、ドーパントを活性化するため行われる。

[0032]

他の例として、フォトリソグラフィステップは、イオン打込みドーパントの場所を決めるため使用される。たとえば、ある種の場合には、IGBT若しくはMCTに対し、高速ターンオフを実現するため少数キャリアのチップ外側付近の領域への注入は発ど生じないように、N+バッファ層への打込みを決めることが望ましい。

100331

ウェーハ上には、典型的に複数の個別のダイが設けられるので、これらのダイはテストされ(ステップ64a)、そのテスト結果は、第2の基板との相関のために後で使用され、これにより、全体的なプロセス歩留りが改善される。しかし、本発明の更に別の局面は、外側ストリートに沿ったウェーハのカッティングに関係する(ステップ66a)。これにより、第1のウェーハと第2のウェーハがステップ68で精密に位便合わせされる。ウェーハが適切に位置合わせされた後、ウェーハは中心点に集められ、原子ボンディングによってウェーハが一体的に中心から外側に広げられることによって接合される。ある種の実施例では、ボンディングフロセス中、極高真空若しくは超高真空であることが望ましい。2枚のウェーハは、当業者には明らかなように、2枚のウェーハの結晶方位に基づいて教列させてもよい。

100341

ステップ70で、低温アニールが実行される。特に、後でアルミニウムが添加される場合、温度は約800℃未満であるが、アルミニウム金属相互連結が既に設けられている場合には、450℃以下でもよい。バリアメタル層がアルミニウムとシリコン基板の間に設けられている場合、たとえば、より高温の約450乃至550℃のアニールも許容される。最良の総収量は、2枚のウェーハがボンデ

ィング前に完全に処理されている場合に達成される。

[0035]

上述の通り、重要な接合強度の要求条件は、強度が400℃のアニールの間に ソーイング又はダイシングを行うために十分なことである。したがって、800 ergs/cm²の接合界面エネルギーが経験的に要求される。400℃のアニールは、当業者には明らかなように、潜在的にSi-Al共晶の形成を遅らせ得 るために十分に低温である。他の実施例の場合に、レーザーカッティングが使用 され、当業者には明らかなように、より低い接合強度が許容される。

[0036]

ステップ74において、更なる処理が必要ではない場合、値別の装置のダイ/ 同路が 体的に接合されたウェーハから、当業者には公知の従来技術を用いてダ イシングされる。本発明に従って製作された電力スイッチング装置は、ポンディ ング界面を通過して、すなわち、ポンディング界面と垂直方向に電流輸送がある

100371

本発明の方法は、順次的なプロセスステップの数が従来技術の約半分に若しく 削減された両面MOSFET制御型電力スイッチング装置の製造方法である。直 核ボンディング比は、片面電力装置を製造する従来の製造レンとを条件することが でき、別園のプロセスシーケンスを開発する必要がない。本発明は、アニールが 基板の表面の一つのドーパントに対し扱適化され、裏面の別のドーパントに対し ては最適化されないので、従来の処理のような熱酸の厳しい制御を回避する。従 来の手法は、スクラッチなどによる步間りの損失を招く。本発明は、これらの欠 点を解決し、ゲッタリング動作によってボンディング前に金属不純物を取り除く ことができる。歩帽りは、作業用ダイを2枚のウェーハにマッピンし、最良の 歩帽りが得られるようにウェーハの位置を合わせることによって最適化される。 本発明による処理後の直接ボンディングは、たとえば、高性能の1GBT、MO SFET、及び、MCTを実現するため使用される。直接ボンディンド(接合型) 装置は、超速型Nトバッフン層を有し、以下に詳細する代棒的な手法よりもタ ーンオン時間を著しく改良することができる。また、直接接合型1GBT及びM CTの新規特徴は、電流増大に対する負の温度係数によって得られる順方向電圧 に対する正の温度係数を有することである。

[0038]

第1の基板内のシリコンMOSFET電波側刺電圧装置をSiC材料を含有する第2の基板に接合する点も有利である。第2の基板の他の材料検補には、GaN、InP、及び、GaAsが含まれる。SiCのようなワイドバンドギャップ材料は、一般的に、電気的破壊の高い臨界フィールドと、高い飽和ドリフト速度とを有する。したがって、ワイドバンドギャップ材料は、電力装置内の空を層の間の殆どの高電圧降ドをサポートするため使用するのが望ましい。第2の基板の材料としてシリコン以外の材料を選択する別の理由は、高熱伝導率を得るためである。SiCは、シリコンの3倍の熱伝導率を有するので、第2の基板に使用される。勿論、他の実施例において、二つ以上のシリコン以外の基板が処理され、本発用に従って接合されてもよい。

[0039]

図2乃至5を参照するに、本発明の一局面は、2個のMOSFET電流制御装置を2枚の別々のウェーハ上に製作し、裏面から約200μmまでウェーハを薄くし、ウェーハの位置合わせされたボンディングを行うことにより、低温直接半導体ー半導体ウェーハボンディングを加いて両面MOSFET制御型電力スイッチング製置を実現する方法である。この手法の最大の利点は、2枚のウェーハがボンディング前に殆ど完全に処理されている場合に得られる。この場合、アルミニウム但直速結は、表面上に存在し、最大許奪ボンディングアニール福度は約450℃である。バリアメタルがアルミニウムとシリコン接合の間に使用されるとさ、約450万至550℃のボンドアニール構度が伊用される。本紙相互連結が存在しない場合には、より高い温度のボンディングアニールが許容される。この各人MOSFET電流制御ウェーハは、コンタクト窓フォトステンプによって製作される。一つの重要な要求条件は、ボンディングアニールがかりニスプレン打込み物の過剰な拡散を生じるせないことであり、このとき、800万至900での範囲内のボンドアニール温度が許容される。

[0040]

第1の基板80の初期処理は図2に示されている。第1の基板80は、両面MCT110 (図6)を生成するため、当業者には明らかなように第2の基板95に直接ポンディングされる。ゲックリング打込み91は、既に詳述したように行われる。次に、図3に示されるように、種々のドーバント領域が基板80の上面に、第2のゲート領域81と共に形成される。例示された処理済み部分は、N型ベース82と、N型ベース上のN型バッファ解83と、P型ベーストのP+エミック85とを含む。基板80は、アノード層86及びN+領域87を更に有する

[0041]

第1の基板80は、ハンドリング基板90若しくはウェーハに連結され、ゲックリング層91は、図4に示される中間構造体を生成するため薄膜化によって取り除かれる。ライフタイムキリング(ライフタイムキラー)打込み92は、図5に概略的に示されるように基板80に形成される。図6において、かくして処理された第1の基板80は、洗浄、直接ボンディング、及び、低温アニール後に、別型ベースもの上級である。第2の基板95は、たとえば、N型ベース中の人工・アリーのイン・ア

[0042]

低温直接ポンディングを用いて両面スイッチング電力装置を実現するために特別の考慮がなされる。第1の要求条件として、ボンディング界面の間に解理想的な電流弾通が要求される。このため、ボンディング界面に存在できる自然酸化物は対域に関い抑えられる。先行の研究成果によると、シリコン表面が水素終端化される線水性ポンディングを使用することによって、最小限の自然酸化物を含むボンディング界面が獲得される。表面洗浄作業中に、ホウ素及び重金属汚染物質を減少させることに更なる考慮が必要である。例の要求条件は、バブル及び敬小ボイドがボンディング界面で最小限に抑えられることである。

[0043]

低温で疎水的にポンディングされたウェーハは、特に、炭化木素で生成された ボイドの影響を受けやすく、炭化木素を取り除く洗浄処理に特別の注意を払うべ きである。さらに別の要求条件は、ボンディングイングフェースでの少数キャリ アの再結合が少ないことである。低温直接ボンディングは、従来の(1 1 0 0 ℃ を超える)高温アニールボンディングに対し、次値を形成するドライブエネルギ 一が小さいので、低温でボンディングされた界面に含まれる2枚のウェーハの格 子間方向不一致によるな腕の数が減少する点で有利である。

[0044]

図 7 乃至 1 2 を参照するに、ボンディングの実験から得られる結果は、N型対 N型、並びに、P型対P型のシリコン<100>ウェーハが、伝導帯又は価値子 帯のいずれかに電位バリアを生成することなく、低値度アニールを用いて疎水的 にボンディングされ得ることである。水素終婚化された表面を実現するため使用 される処理は、O2 プラズマとpirunhaクリーンの組み合わせを含み、続いて、 10:10 HFディップが行われ、HFディップの後に水洗は行われない。多数 のアニール温度に対するN型ウェーハとN型ウューハの電気的データは、図7に 示されている。

[0045]

電位バリアの存在は、低バイアスに対する抵抗の非線形性として抵抗特性に現れる。600℃及び700℃のアニールに対し塩位バリアは現れない。抵抗は、800℃のアニールに対し増加し、非線形であり、バリアの形成を示す。1000℃のアニールに対し、抵抗は減少し、非線形性はない。接合する必要がない場合、800℃アニールに対し観察される電位バリアは、大気から要収されたホウ素によってボンディング前にウェーハ表面に存在する本ウ素の活性化により誘起される。1000℃のアニールの場合に、ホウ素は界面から拡散され、電位バリアの高さを被少させる。

[0046]

さらに、所定の価値に対する抵抗の面積及び変動の関数で表される抵抗の依存 性は、接合界面の品質を評価するため調べられた。図8は、抵抗と、面積の逆数 との関係と、400℃で9時間に亘ってアニールされたN型ウェーハ対N型ウェ --ハに対する抵抗値のばらつきのプロットとを示している。図 9 は、4 0 0 $^{\circ}$ で 2 4 時間にロってアニールされた P 型対 P 型ボンドの類似した結果を示している

[0047]

低温球水性ボンディングによって調製されたPN接合の電気特性も調べられた。図10には、600℃ボンドアニールの間に球水的に接合されたP型ウェーハとN型ウェーへから製作されえた20輌のダイオードの順方向及び逆方向の電流・電圧特性が示されている。リーク電流密度は、様水的に接合されたウェーハの場合に約40nA/cm²である。この調定結果は、面積への強い依存性を表し、成小面積のダイオードが最大の卑迷係数値をもつ。理想係数値が1.0よりも増入する原因は、典型的に、治金学的接合又は装置の周囲で起こる少数キャリアの再結合である。面積に対する測定された依存性は、高い理想係数がバッシベーションされていないソーイングされたメサのエッジで生じる再結合によることを示している。理想係数は、ダイオードの面積が増加すると共に1.0の値に達する。低温接合された装置には最良の理想係数が存在すると共に1.0の値に達する。低温接合された装置には最良の理想係数が存在すると

[0048]

電気特性の他に重要な要求条件は、スイッチング電力装置のソーイング又はダイシングを行うため、ボンド強度が400℃のアニールに対し上分な地度を持つことである。経験上、800ergs/cm*を上回るボンド界而エネルギーは、上分なボンド強度を与えるため要求される。図12は、400℃のボンド反応速度に対する1次反応を表すボンド強度がアニール時間と共に対数的に増加することを示している。400℃のアニールが選択される理由は、この限度は上分に低く、Si-Al指あの形成を避らせる可能性があるからである。

[0049]

実験的な測定によると、低温直接ウェーハボンディングは、2重ゲートMOS FET制練型スイッチング電力装置を製造する適当な方法であることがわかる。 パンディング界面を通る略理想的な電気伝導率は、400℃乃至700℃のボンドアニール湿度の場合に得られる。開発された様水性洗浄プロセスは、炭化水素 生成されたボイドを最小限に抑え、ボンディング界面で非常に僅かの酸素しか含 まない。1000ergs/cm²のボンド界面エネルギーは、400℃で約9 時間のアニールの間に獲得され、これは、ウェーハのソーイングを許容するため に十分である。

[0050]

図13を参照して本発明の別の面を説明する。低ポンディングアニール温度が 本発明に従って使用されるため、必要に応じて、界面のPN接合に低抵抗が得ら れるように、ボンディングの前に、一方若しくは両方の基板に形成される金属若 しくは珪素化合物のラインを画成することが可能である。低抵抗性金属又は珪素 化合物ストラップ型PN接合を実現する実施可能なプロセスは、図13に示され るように、P型ドーパント121を、中間構造体120のN型基板122に確実 に打込むフォトリソグラフィステップを使用することである。第2のフォトステ ップは、P型ドーパント領域121内に金属若しくは珪素化合物片123の場所 を画成するため使用される。レジストマスクは、約100nmのシリコンをエッ チングするため使用される。約30nmのタングステンは蒸着される。レジスト 表而上の会分なタングステンは、リフトオフにより除去され、次に、タングステ ン珪素化合物123を形成するためアニールが行われる。当業者には容易に理解 されるように、別の解決法は、隣接したシリコン表面と共にシリコン表面バック プレーナに形成された呼吸化合物を研磨するため研磨技術を使用することである 。この珪素化合物は、ゲート・ターンオフ・サイリスタのP型ベース抵抗を下げ るように、ブランケットドーピング層の抵抗を下げるため使用される。

[0 0 5 1]

図14を参照するに、低低抗性PN接合のグリッドは、線型JFET130の グートとして使用される。図示された接合131及び132のペアは、接合に直 交した電流フロー、すなわち、界面134を通過する電流フローを要調するため 使用される。勿論、複数の接合を形成してもよい。デブレッション関域135は 、当業者には明らかなように、Pドープト領域123の周りに形成される。 本名 卵の更に別の変形例では、MOSゲートは、トレンチの側面に形成され、電流が 零ソース・ゲート間パイアスのチャネルの間で導通するデブレッションモードで 動作する。この基板125と122の界面の比率化合物ラインのグリッドは、 当業者には容易に認められるように、逆バイアスされたショットキーダイオード が珪素化合物ライン123のグリッドと直交した電流フローを変調するため使用 される透磁性ベーストランジスタを形成するため使用される。

[0052]

、並興若しくは珪楽化音物層で停止することで 【0053】

本発明の更に別の局面は、ボンディング前に一方若しくは両方の基板上に半導 体質をコピクキシャル成長させ得ることである。アルミニウム相互連結が基板上 のあるとき、エピタキシャル成長は、450℃未識の温度で行われ、バリアメタ ル層が上述の如く使用される場合には、450℃乃至550℃以下で行われるべ きである。

[0054]

ボンディング前に基板の表面に超輝型高濃度ドーパント層を成長させることができる。たとえば、図16の1GBT160に示されるように、超薄型N+パッファ層161は、ド側基板162トで成長させられる。図16の1GBT160のその他の部分は、図15の部分と同様であり、同じ参照番号で示される。そのため、当業者にはこれ以上詳細に設明する必要なないであろう。N+パッファ層は、たとえば、砒素、アンチモン、又は、リンのような約1×10'°cm'。の濃度のN型ドーパントを有する約200nmの順厚の薄い層を、P+基板の表面に打込むことにより製造される。P+基板は、約3×10'°乃至1×10'°cm'。の濃度のP型ドーパントを含む。基板は、約3×10'°乃至1×10'°cm'。の濃度のP型ドーパントを含む。基板は、当業者には容易に認められるように、イオン打込み中に形成された欠陥をアニールするため、約900万至1000での温度でアニールされる。

[0055]

N+バッファ帰161が薄くなると共に、ターンオフ時間が速くなる。 典型的 に、ターンオフの直前に、蓄積されたベース電荷の大半は、N+バッファ隔16 1付近、若しくは、N+バッファ隔161内にある。したがって、塗業者には容 易に認められるように、N+バッファ隔161が薄くなるのに応じて、蓄積され ベース電荷はP+エミッタ143に近づき、蓄積されたベース電荷がP+エミ ッタに到慮し、再結合するために拡散しなければならない距離は恒くなる。

[0056]

少数電荷キャリアの能動領域の外側領域への注人を阻止することが望ましい。 注人を阻止する技術は、正孔の領域への注人効率を減少させることである。 した がって、フォトリソグラフィステップが能動領域の外側への厚型N+イオン打込 みを定めるため行われ、これにより、注入効率が低下される。ボンディング界面 144に修化物がリアを画成するような他の技術を使用してもよい。

[0057]

SiGe 岩しくは高いN型譲渡ドーパントの博型エピタキシャル構は、高性能 IGBT岩しくはMCTに主要な利点を与える。たとえば、薄型高設度ドーパン ト層は、短いターンオフ時間と電流増大に対する負の温度係数とを得るために、 IGBTのN+パッファに使用される。勿論、基板がN+エミックとして使用さ れるならば、当業者に容易にわかるように、装置はP+超薄型バッファ層が得ら れるように処理される。

[0058]

高ドープト半導体におけるパンドギャップ狭小化の半導体装置の物理的特性の ため、N+パッファ屑161のドーピング濃度はP+エミッタ143のドーピン グ濃度よりも高い場合に、1GBT160若しくはMCTの裏面エミッタの電流 増大に対する負の温度係数が獲得できることがわかる。この原理の式は以下の通 りである。

[0059]

電子注人効率 (EIE) = J。/J。

であり、かつ、

[0060]

【数1】

$$J_e = (qR_{ip}^2D_p/N_AW_p)e^{qv/kT}; J_h = qR_{in}^2D_n/N_DW_e$$

である。短いベース、すなわち、w>>Lを仮定すると、

[0061]

【数2】

$$EIE = \frac{qR_{lp}^2 D_p / N_A W_p e^{qvk\Gamma}}{qR_{l_a}^2 D_N / N_D W_e e^{qvk\Gamma}} = \frac{R_{l_a}^2}{R_{l_a}^2} \frac{Q_N}{Q_p}$$

$$\begin{split} R_{l_g}^2 = N_j N_c e^{EgkT} \\ EIE = \frac{Q_N}{Q_P} & \cdot \frac{N_i N_c}{N_i N_c} \cdot \frac{e^{Eg/kT}}{e^{Eg/kT}} = \frac{Ri_n^4}{Ri_n^2} \frac{Q_N}{Q_P} & e^{(Eg/Eg/k)T} \end{split}$$

である。

$$EIE = \frac{Q_N}{Q_P} e^{-\delta Eg/kT} = \frac{Q_N}{Q_P} = \frac{1}{e^{-\delta Eg/kT}}$$

したがって、温度が増加すると共にEIEは減少する。

$$EIE = \frac{Q_N}{Q_p} e^{\delta E g k \Gamma} \qquad \underline{\delta E g = E g_p - E g_N}$$

したがって、温度が増加すると共にEIEは減少する。

[0066]

P+エミッタよりも設度が高いN+ベースパッファ層を伴うP+エミッタの装 優物理特性は、電流増大に対し負の温度係数を生じる。図17には、界面付近に おける装置の種々の部分に対するプロファイルが示されている。界面は、当業者 には明らかなように、N・パッファの・方側にある。電流増大に対する負の温度 係数は、1GBTXはMCTの電流が温度上昇と共に減少することを意味する。 より高い温度で減少する電流は、順方向電圧が増加することを意味する。したが って、1GBT及びMCTは、順方向電圧が増加することを意味する。してが って、1GBT及びMCTは、順方向電圧が増加することを意味する。1GB T及びMCTの両方に関する順方向電圧に対する正の温度係数は、熱放散を防止 し、短絡保護回路を設けるために重要である。

[0067]

N+パッファ層を設計する際に、P+エミッタよりも高いN+パッファ濃度を 与えることが重要である。しかし、N+パッファは、IGBT及びMCTのP+ 裏面エミッタに十分な電流利得を与えることができるように薄くされるべきであ る。

[0068]

直接ボンディング又はMOSFET電流制御装置を収容する予め製造された基 板を使用するアプローチは、特に、N+バッファ濃度がP+基板濃度よりも高い IGBT若しくはMCTを製作し、裏面P+エミッタに許容可能な電流利得を生 ずるように十分薄くするために利点がある。IGBT若しくはMCTを製作する ため使用される共通のアプローチは、高温エピタキシャル成長を使用してN+バ ッファを成長させることである。高温エピタキシャル成長は、厚型バッファ層(10万至20 mの厚さ)を製作するためN÷ドーバントを拡散する。N+バッ ファ積分ドーピング濃度には最大許容値があるので、N+濃度は、裏面P+エミ ッタ電流利得を得るために、一般的に、P+基板濃度よりも低くすることが必要 である。また、高温 (1 1 0 0 乃至 1 2 0 0 °C) アニールは、典型的に、鑑界終 媼川のディープP型接合を生成するため、P型ドーパントの拡散に使用される。 温度プロセスステップがN+バッファの形成後に使用される場合、アニールは、 N+バッファの幅を増加させるN型ドーパントを拡散する。積分N+バッファド ーパント(厚きに関して積分された濃度)は、適切なIGBT及びMCT動作の ために十分な利得を与えることができるように低くする必要があるので、NIバ ッファの厚さが増加すると、濃度が低下する。高温電界終端アニールは、P+エ ミック濃度よりも高い濃度のN+バッファを得ることが難しい。

[0069]

P+エミッタ内のドーパント濃度よりも高いドーパント濃度をもつN+パッファを実現する好ましい手法は、N型イオン(砒素、リン、アンチモン)を、P+ 某板にイオン打込みすることである。イオン打込みされたN型ドーパント濃度は 、P+ドーピング濃度よりも高いので、N型ドーパントは、P+ドーピング濃度 を過剰に補償し、薄型N-層は基板の予め接合された表面に形成され得る。N+ パッファ打込みは、他の基板の予め接合された表面に打込まれる。一方の基板は 、100μm/b至200μmの厚さがあり、その表面上に金属相互連結が設けら れるので、イオン打込みアニールを行うことは更に困難になる。

[0070]

P+エミッタよりも高い濃度を有する薄型N+バッファを製作する別のアプロ -- チは、ボンディング前に、N+バッファをいずれか一方の基板の予め接合され た表面でエピタキシャル成長させることである。

[0071]

P+基板濃度が非常に高い場合(たとえば、P+からN+への接合が非常に低 い破壊電圧、非常に高いリーク電流、あるいは、非常に高い濃度をもち、N+バ ッファ濃度をP+濃度よりも高くすることが困難であるような場合)、別のアプ ローチは、図18からわかるように、より低い濃度のP型エピタキシャル層をP + 基板上で最初に成長させることである。 P型エピタキシャル層の厚さ及び濃度 を最適化することが必要であると考えられる。P型エピタキシャル層が十分に厚 い場合 (電子のP+エミッタへの拡散距離よりも厚くしなければならない場合) ₽型エピタキシャル層のドーピング濃度は、注入効率を決める有効エミッタ濃 度を決定する。この場合、P型エピタキシャル層は、数十ミクロンの厚さであり 、約1×101 cm のドーピング濃度を持つ必要がある。電子のP型エミ ッタへの拡散距離は、P型エミッタ内の電子の再結合時間によって決まる。低P 型エミッタ濃度の場合、相対的に低いN+バッファ濃度は、N+バッファ濃度が P+エミッタ濃度よりも高いという基準を満たす必要がある。N+バッファイオ ン打込みは、エピタキシャル成長P型層に行われ、あるいは、N+エピタキシャル 層がP型エピタキシャル層で成長する。これにより、二つの基板の直接ボンディ ングが行える。

[0072]

上途の通り、電流利得に対する負の温度係数を得るための別の方法は、SiGe ひずみN+バッファ層を、それぞれの基板の予め接合された表面上でエピタキ

シャル成長させる。SiGe又は高N型濃度ドーパントの薄型エピタキシャル層は、高性能1GBT及びMCTのための重要な利点である。たとえば、薄型高濃度ドーパント層は、短いターンオフ時間と、電流利得に対する負の温度頻数とを実現するため、IGBTのN+パッファに使用される。

[0073]

特に、SiGeの層は、IGBT若しくはMCTのためのN+バッファ房として作用する。N+バッファ層は薄いため、IGBTは高速ターンオフ時間を有する。適切に設計されたSiGeベース・エミック間のヘテロ接合は、電流利等に対する負の温度係数と、順方向電圧に対する正の温度係数とを有する。この特性は、短絡保護と、熱放散の防止の補助とを与える。第1の基板がN+エミックとして使用される場合、装置は、P+バッファが第2の基板に製作されるように処理される。

[0074]

IGBT及び/又はMCTに正の温度係数を得るため、P+エミックのどより も高いN+パッファ濃度を実現するボンディング以外のいくつかのアプローチが 存在する。第1のアプローチは、起傳版化方式であり、P+エミック濃度よりも 高いN+パッファ濃度を得るための重要な要件は、N+パッファ形成後の温度ス テップを最低限に削えることである。好ましい製造方法は、

[0075]

2. 基板を裏面から約100 μmまで薄膜化する。

[0076]

3. 大量のホウ素イオンを約100nmのピーク打込み深さで打込むことによって、P+エミッタを神峡化された基板の裏面に形成する。

[0077]

4. リンイオンを約500nmの深さまで打込むことにより、高濃度N+バッファを基板の裏面に形成する。

[0078]

5. ホウ素及びリンのイオン打込みドーパントを活性化するためアニール処理 する。表面に金属が存在する場合、最大アニール選度は、従来のファーネスアニ ール処理を使用する約450分ぞ550℃である。450万至550℃の温度は 、ホウ素とリンのイオン打込みドーパントの一部しか活性化しない。

[0079]

表面に金属相互連結が存在する場合でも、打込まれたホウ素及びリンのイオンを略完全に活性化する技術は、エキシマレーザー照射の機り返し短パルスを使用する。薄膜化された基板の展面上でP+エミックよりも高い濃度のN+パッファを実現する他の技術は、N+パッファ及びP+エミックを約500℃の温度で裏面にエピタキシャル成長させることである。アルミニウム相互連結の下側にパリアメタルが存在する場合、500℃の成長温度が許容される。分子ビームエピタキシャル(MBE)成長技術は、有機金属気相成長法(MOCVD)及び超高真空化学気相成長法(UHVCVD)を含む。N+アモルファスシリコン層及びP+アモルファスシリコン層を堆積させ、層の中の単結晶層を固相エピタキシャーの成長法を用いて約500℃再成長させてもよい。P+エミックを裏面に形成する別の技術は、P+ポリシリコン層を使用することである。このタイプのエミックは、ポリシリコン層と単結晶層の間に薄型自然酸化物を含む場合があり、電流利料を増加させる可能性があり、ある種の場合には、電流利料が温度に対して殆ど変化しない。

[0080]

高アニール程度は、金属相互連結がステップ1で表面に存在しない場合、裏面にイオン打込みされたドーパントを活性化するため使用される(この場合、基板は金属堆積の直前に処理される)。この場合、基板は薄膜化され、ホウ素及びリンは裏面に打込まれ、800万至900℃のアニールは打込まれたドーパントを活性化するため使用される。IGBTを製作するプロセスを完結するために、表面でプロセスステップ及びフォトリソグラフィステップを実行することが必要で

ある。このプロセスの難しい局面は、ウェーハがこの時点で約100μmの厚さ になることである。一般的に、残りのプロセスステップの間に、ウェーハをサポ ートウェーハに一時的に取り付け、プロセスステップの最後、又は、金属シンタ ステップの直前にサポートウェーハを取り除くことが必要である。あるいは、淳 既化された1GBT若しくはMCTの基核は、金属基板に永続的に接合若しくは 平用付けし、残りの処理ステップを実行してもよい。

[0081]

かなり狭いN+バッファ層を製作する技術は、N+バッファを低N型ドーパント濃度の予め接合された面に打込み、打込みドーパントをアニールし、基板をP+エミッタ基板に直接ポンドすることである。N+バッファドーパントをP+基板に打込み、P+ドーパント濃度を過剰に相信してもよい。N型基板は、約100μmまで薄線化され、IGBT又はMCTを製作する拡散及びプロセスステップが次に実行される。最高温度ステップは、電界終端に対し探い核合を形成すべくホウ素を拡散する1100万至1200℃のアニールである。この高温ステップは、N+バッファを拡散させ、次に、N+バッファの卑さを増加させる。適切な設計及びアニール温度ステップを加入ことにより、P+エミック濃度よりも、高いN+バッファ濃度を有する1GBT行しくはMOSFETを製作することができる。

[0082]

P+バッファ濃度よりも高いN+バッファ濃度を得るための 一つのアプローチ は、図18に示されるように、かなり買い (10μm) のP型エピタキシャル超 を約1×10¹⁷ cm² のドーパント濃度を用いてP+基板上で成長させるこ とである。N+バッファが予め接合された面に打込まれた低濃度N型基板は、P型エピタキシャル面に直接ボンディングされる。P型エミッタ注人効率に対する 7分ドーパント濃度は、P+基板ドーパント濃度ではなく、P型エピタキシャル 瞬ドーパント濃度である。

[0083]

P+バッファ濃度よりも高いN+バッファ濃度を得るための更に別のアプロー チは、図18に示されるように、かなり早い($10\mu m \sim 20\mu m$)のP型エピ タキシャル層を約1×10°° cm⁻。のドーパント濃度を用いてP+基板上で 成長させることである。このエピタキシャル成皮が後に、N+パッファのエピタ キシャル成長と、最後のNベース層のエピタキシャル成皮が続けられる。エピタ キシャル成長は、非常に高温のプロセスであるため、薄いN+パッファを得るこ とは困難であり、かくして、N+パッファ濃度がP+エミック濃度よりも高いと いう条件を実現することが困難である。P型エミック注入効率に対する有効ドー パント濃度は、P+基板ドーパント濃度ではなく、P型エピタキシャル層ドーパ ント濃度である。

[0084]

本発明の別の局面は、1GBT及びMCTの直接ボンディング界面付近に模方向に局存化するライフタイムキリングに関係する。図19の装度170に概略的に示されるように、ライフタイムキリング打込み物175を横方向及び軽力向に局在化させることは有利である。装置170は、機略的に示された井価173で下側基板171に接合された土側基板172から形成される。下側基板171に大 たとえば、N+ドープト部176と、Nドープト部177とを有する。本例の場合、フォトリングラフィステップ(又は金属メシシュ)が高エネルギープロトン(または、ライフタイムキリング打込み、欠陥生成技術、あるいは、遷移金属拡散)を決めるため使用され、ある領域まで横方向に制限される。ライフタイムキリングを有する電力装置の領域は、多数の注入キャリアが、アノードからカソードへの移動ではなく、ライフタイムキリング領域で再結合するので、典型的に、高い関方的電圧を有する。イオン打込みされたライフタイムキリングを横方向に制限することによって、キャリアがアノードからカソードに移動する間に再結合しない狭震170の領域が得られるので、装置のこの部分は低い(又は埋想的)的方向原圧を有する。

[0085]

ベース層にある少数キャリアは、典型的に、エミッタ・ベース接合まで拡散することによって、或いは、再結合中心まで拡散することによって、ベース層から 取り除かれる。ライフタイムキリング打込み物175は横方向に順定され、ベース内の少数キャリアは横方向に短ライフタイム再結合能域まで拡散する。約10 μ mの厚さのレジストを約3μ mの形状サイズまでフォト動定することができるので、ライフタイムキリング削壊は、予め接合された界面から約10μ mに埋め込まれ、模方向に約10μ mで増開した直径と力を3μ mの円形ライフタイムキリング領域175の格子を含む(10μ m間隔に設けられた2 力至3μ m幅の平行線はオプションである)。再合成のため少数キャリアが模方向に移動知なければならない有効距離は約5μ mである。このように距離が短いため、再結合時間は短い。したがつて、ライフタイムキリングが横方向に制限される場合、注入PN接合面積の大部分はラインタイムキリングがなく、蜂埋患的なターンオフ時間が実現されると実に、少数キャリアが横方向に再合成することによって高速ターンオフ専門制を実現されると

シリコン中のヘリウムイオン打込みグメージの大部分は、400万至600℃ の温度範囲のアニールの期間にアニールされないことが実証された。したがって 、この打込みライフタイムキリングダメージは、低温ポンディングアニールの後まで残る。

100871

[0086]

上記のライフタイムキリングを横方向に制限する技術は、PNダイオードのような非接合型装置と同様の利点が得られる。ダイオードは低順方向電圧を有することが望ましい。また、高速ターンオブ時間を実現することが望ましい。ダイオードに養積された電荷の人部分はPN接合付近にあるので、望ましては、横方向に制限されたライフタイムキリング領域(高エネルギーへリウム形みによって打込まれた可能性がある)はPN接合からN型ペースの中へ約4μm乃至8μmのところにある。横方向に約10μmずつ離間したライフタイムキリング領域は、その面積の中の発での部分にライフタイムキリングが存在しながが、キャリンが横方向に再発するすることを許容することによって、高速ターンオフ時間を実現する。横方向に制限されたライフタイムキリングは、P+エミッタアノードがフルード側で1個限されたライフタイムキリングは、P+エミッタアノードがカリード側で1個限されたライフタイムキリングは、P+エミッタアノードがカリード側で16日下収はMCT装置構造体の表面に形成される複数16日で1日様の効果を奏する。

100881

IGBT及びMCTの場合、ライフタイムキリングがN+バッファ付近若しく はN+バッファ内に存在することが望ましい。パンチスルーIGBTを製作する 共通アプローチは、P+基板上でN+バッファ及びN-バース層をエピタキシャ ル成長させる。カソード付近にあるIGBT若しくはMCTの拡散及びMOSF ET制御装置のための処理ステップが実行される。(典型的に、1000℃より も高い)高温のエピタキシャル層成長のため、プロトン若しくはHE打込み、又 は、遷移金属拡散のようなライフタイムキリングは、典型的に、エピタキシャル 成長の後に行われる。数種類のイオン打込みキリング技術が存在するが、高温エ ピタキシャル成長後に少数キャリア再合成中心として残らない。これらのライフ タイムキリング技術の重要な要件は、良質のエピタキシャル層が成長し得るよう に、イオン打込みによってエピタキシャル層が成長する表面に欠陥を生ずること である。一つの技術は、表面から約0.5 um下に埋め込まれるように十分なエ ネルギーで、かつ、基板が加熱されたときにHeガスが膨張し、シリコン面の下 にパブルを生成するように十分な量 (1×10 ° c m 3) でH c イオンを打 込むことである。これらのバブルはエピタキシャル層成長後まで残る。バブルの シリコン側の壁は、遷移金属の析出中心、及び、少数キャリアの再合成中心とし て作用する。ライフタイムキリングを横方向に局在化させるアプローチは、フォ トリソグラフィ的に画定されたレジストマスキング層を使用し、その結果として 11 e 打込み物が2 乃至3 μ m径の円形ライフタイムキリング領域のグリッドを 両定し得ることである。このライフタイムキリング領域は、エピタキシャル層が 成長させられる表面から約0、5μm下に埋め込まれ、横方向に約10乃至20 umずつ離間している。2万至3 um幅の平行線は、オプションとして10万至 20 umずつ離間する。エピタキシャル層及び横方向ライフタイムキリングを形 成、成長させるプロセスは、以下の通りである。

- 1. 厚さ約 1.0μ mのN+バッファと 1.0μ mのNベース層とを含むエピタキシャル層をP+基板上で成長させる。
- 2. 横方向に局在化されたHe打込み物のための領域を画定するフォトリソグラフィステップを実行する。

- He打込みを実行する。
- 4. シリコンにバブルを生成するため加熱する。
- 5. 残りのNベースエピタキシャル層を成長させる。

[0089]

或いは、別のプロセスは以下のステップを含む。

- 1.20μmのNベースエピタキシャル層を成長させ、N+バッファ川の打込み 砒素を披覆し、He打込みのためのフォトリソグラフィステップを実行し、He 打込みを実行し、加熱し、残りのNベースエピタキシャル層を成長させる。
- 2. 上記11 e 打込みと同じ方法で使用できる他のイオン打込みライフタイムキリング核は、以下の通りである。
- a)シリコン面の下側に埋め込まれ、再合成中心として作用する酸素析出物を生成するための酸素打込み物。酸素析出物を生成するためのアニールには、典型的に、折出物を核化する650℃の長時間アニールと、析出物を成長させる950℃のアニールと、場合によっては、積層欠陥を成長させる1100℃のアニールとが含まれる。高密度の酸素を生成するため典型的に要求されるイオン打込み登は、典型的に、約1×10¹⁵ cm³ 未満であり、バブルを生じさせる日 e 打込みの場合のように表面を相くしない。
- b) 基板の下側に炭素析出を生じる炭素打込み物。
- c) エピタキシャル層が成長させられる表面の下側に埋め込まれた順応しない転位の横方向領域を生成するGe打込み物。
- d) ある種の場合には、事前にエピタキシャル成長したライフタイムキリングの 横方向以外に局在化されたキリング領域が望ましい。

[0090]

以下の説明は、1)装費のアノード側でP型ボディ付近にあるN1パッファと、2) 両面電力装置のための順方向電圧に対する正の温度係数と、3)ボンディング前に研修する必要のない薄型アノード側及びカソード側装置を形成するための絶縁线上シリコン (SO1)基板の使用法と、4)薄壁電力装置層を形成する電気化学的エッチングとを実現する別のアブローチに関係する。

[0091]

多数の電力スイッチングアプリケーションは、航方向阻止動作だけを必要とし、逆方向阻止動作を必要としない。この場合、能動装置構造体及び電学終端は、高破破電圧を実現するため装置のカソード側で要求されるが、低破壊電圧を変置だけが装置のアノード側で要求される。この場合、展々、Nベースに蓄積された正孔電荷の大部分がN+バッファ内若しくはN+バッフア付近にあるので装置の所定の全体的な厚さに対しより高い破壊電圧を実現するため、並びに、上述の電流利得に対する負の温度係数を実現するため装置のアノード側でP型エミッタ付近にN・バッファを配置することが望ましい。

[0092]

両側装置にN+バッファを実現する原理的な方法は、基板が処理された後、直 接ボンディングを行う。従来の両面半導体処理を用いて製造された電力スイッチ ング等間を実現するため適当な幾つかの方法がある。

[0093]

エピタキシャル成長は、アノード側能動装置が製作される前に、アノード側基 核上で使用される。このアプローチでは、図20に示されるように、Nーベース 解 182と、N+バッファ層 181と、最後に「個のドープトト層とを有するエピタキンルル層は、浮遊ソーンN型基板 183 上で成長する。一部の場合に、二つのドーピング濃度パッファは両強性のため望ましい。二つのドーピング濃度パッファは、幅広い低ドーピング濃度パ型パッファ及び神型 N+バッファのエピタキシャル成長を含む。N+バッファ層は、一般的に、上面から 2μ m 力至 20μ m の場所に設けられる。装置のアノード側に設置されたMOSF E T電波制御装置は、図示されているように P 型ポディ 185 内に製作され得る。Pボディは、装置のカソード側でP型ポディエミッタと、N+バッファ/N型ベースと、P 型コレクタとにより構成されるPNP型パイポーラトランジスタのエミッタを形成する。

[0094]

上記のN+バッファを含む両面電力装置を製造するため使用される直接ボンド 方式は、図21に示されるように、上述の通りアノード側基板を製作し、約10 μm乃至200μmまで薄膜化し、基板を研磨、洗浄し、基板を水素修端化し、 海膜化され研修されたカソード基板190に直接接合する。直接ボンド方式は、 アノード側板長180のN型基基濃度が、2ステップN型パッファのより低濃度 のN型パッファの所望の濃度をもつことによって、上述の2ステップのNパッフ ァを形成する。アノード側電流制御装置付近にある両面電力装置は、上述のエビ タキシャル成長によって製造されるが、直接ウェーハボンド技術の代わりに、両 而半導体処理を用いてもよい。

[0095]

[0096]

リンの高エネルギー打込みは、図22に示されるように基板180'のN+バ ッファ領域181'を形成するため使用される。基板180'の他の部分は、図 20及び21に示された部分と同様であるため、これ以上の説明は行わない。

両面電力装置の鎖方向電圧に対する正の温度係数は、上述の通り、P型ボディエミック濃度よりも高いN+バッファ濃度を与えることによって獲得される。この場合、一般的に、図24のアノード側基板200に示されるように、N+バッファ層210を、P型ボディ202の購又は近傍に設けることが望ましい。図25では、かくして形成されたアノード側基板200を例示されたカソード側基板210に直接ボンディングされる。

[0097]

N+バッファを実現する別のアプローチは、絶縁艘トシリコン (SO1) 技術を使用することである。このアプローチでは、N+バッファ21を形成するN+イオン打込みは、図26の上部に示されるようなアノード側基板220の一方の 応で行われる。その後、この基板220は、図26の下部に示されるようにSO1基板225を形成するため、表面に般比較226が設けられたシリコン基板227にボンディングされる。次に、アノード側基板220の能動装置部分が、図26の上部に示されるように製作される。両面電力装置を形成するため直接ボンディングの前に、シリコン基板及びSO1層は、ウェーハの前面を保護し、酸化酸の内部に50μmまで研削し、シリコンを化学エッチングし、酸化酸でエッチングを停止し、最終的に酸化吸化学エッチングすることによって取り除かれる。SO1基板の利点は、表面粗をが十分に小さくされ、その結果として、研修物

作が不要になることである。図27に示されるように、千め製作されたアノード側基板220に、下め製作されたカソード側基板230に直接ボンディングされ 得る。イオン打込みされたN+バッファは、千め製作された超薄型アノード側基板の予め接合された値内に形成される。アノード側基板のPボディ付近にN+バッファ層を形成するアプローチにおいて、N+イオン打込みは、アノード側基板とはカソード側基板のいずれか一方の予め接合された値の中の一面に行われる。アノード側基板は、Pボディ付近にN+バッファを形成するため、約3μm 万全20μmの厚さであることが一般的に望ましい。超薄型アノード側基板は、研制、研磨、水素イオン打込み解分割、及び、電気化学エッチン・プと研修による面前で説明したSO1アプローチによって実現され得る。

[8 0 0 0]

博型アノード側基板は、上述のように、P型基板上でN型ベース層、N+バッファ、N型ベース層をエピタキシャル成長させ、アノード側能動装置を形成することにより作成される。電気化学エッチストップアプローチの場合、典型的に、P型基板は、PN接合火乏層付でエッチストッピングでエッチングされる。かくして、能動側基板が形成される。一般的に必要なごととは、カソード側基板に直接ボンディングできるように十分小さい表面担さを得るため基板が研磨されることである。電気化学エッチストップ技術は、ウェーハの前面を保護したまます装置の前面に電気接点を製作する方法を必要とする。潜住的なアプローチは、導電性ポリマーを用いて両方の機能を実行する。

[0099]

両面電源装置を形成するため直接ポンディングを行う薄型基板を製作する別の SOIアプローチは、SOI基板の上部シリコン層に両面電源装置の一面又は両 面を製作し、基板及び酸化機を取り除き、装置を形成するため…つの予め製作さ れた基板を直接ポンディングする。このアプローケウエ要な利点は、直接ポンディングの前に予め接合された油を研磨する必要が無いことである。両面電力装置 を直接ポンディングするSOIアプローチは、N+パッファが含まれるかどう とは無関係に有効であり、片面IGBT者しくはMCT装置だけを形成する場合 でも有効である。SOI基板を形成する際に、典型的なプロセスは、小さい表面 根さ(< 1 n m)の酸化面を直接ボンディングし、シリコンウェーハの表面住上 げをシリコンハンドル基板まで進める。したがって、埋め込み酸化既に隣接した シリコン面の表面粗さは小さい。両面電力装置を形成するためSOI基板を使用 するアプローチは、上部シリコン層を、一般的に、約3万至100μmの厚さの 範囲の所望の厚さまで研磨し、上部シリコン層に電力スイッチング装置を製作し、 シリコンハンドル基板を取り除き、酸化膜を取り除き、潜在的に下め接合 s れ た面にイオン打込みを行い、両面電力スイッチング装置を形成するため下め製作 された2枚の基板を直接ボンディングする。このプロセスは、図28及び29 を照してより明瞭に示される。図28において、アノード側基板230はSOI 馬板240に接合され、図29において、SOI馬板が取り除かれた後、アノー ド側基板230はカソード側基板250に接合される。

[0100]

当業者には容易に理解されるように、3枚以上の基板を接合することも望ましい。たとえば、一部の高圧電力装置は、シリコン基板の厚さが2mmであることを要求する。このシリコン基板はかなり厚い基板であり、厚さが0.5mmの4枚の基板を一つに接合することにより形成され、上側基板及び下側基板は、本発明に従ってボンディングされる前に子め処理されている。

[0101]

半導体装置の一実施例は、模方向拡張半導体ベースと、ベースに隣接し第1事 電型ドーパントを有するパッファと、バッファに隣接しベースの反対側にあり、 第2導電型ドーパントを有する横方向拡張エミックとを含む。バッファは、装置 の電流利得に対する負の温度係数と、順方向電圧に対する正の温度係数とを与え るため、比較的時く、隣接したエミッタ部の第2導電型ドーパント濃度よりも高 い第1導電型ドーパント濃度を有する。バッファは、シリコン若しくはグルマニ ウムである。低温ボンディングされた界面は、エミッタとバッファの間、若しく は、バッファとベースの間にある。装置の別の実施例は、逆極性にドープされ 第1の横方向拡張部分と第2の横方向拡張部分の間に横方向拡張部在化ライフタ イムキリング部分を含む。局在化ライフタイムキリング部分は、複数の横方向に 制限され、横方向に間隔が設けられたライフタイムキリング領域を含む。例の装 置は一つ以上のPN接合を含む。

【図面の簡単な説明】

図11

本発明による半導体装置製造方法のフローチャートである。

【図2】

本発明に従って処理された基板の断面図である。

【図3】

本発明に従って処理された基板の断面図である。

[[2]4]

本発明に従って処理された基板の断面図である。

[図5]

本発明に従って処理された基板の断面図である。

[36]

本発明に従って、図2乃至5に示されたステップを用いて製造されたIGBTの断面図である。

[図7]

N-N球水性接合型ウェーハの抵抗特性をアニール温度の関数として表すグラフである。

【図8】

400℃でアニールされたN·N疎水性接合型ウェーハに対する抵抗とダイ面 額の逆数との関係を表し、期待抵抗値が実線で示されたグラフである。

[図9]

400℃でアニールされたP-P辣水性接合型ウェーハに対する抵抗とダイ面 積の逆数との関係を表し、期待抵抗値が実練で示されたグラフである。

[図10]

∊ホ性接合P型及びN型シリコンウェーハから製作された20個のダイオードに対する順力向及び逆方向の電流・電圧特性のグラフである。

【図11】

球水性接合PN接合のダイオード面積の関数としてダイオード理想特性と順方

向バイアスの関係を表すグラフである。

【図12】

400℃でアニールされた様水性核合型ウェーハの核合(ボンド)強度をアニール時間の関数として表し、点線がソーイング及びプロセッシングのため必要な 800ergs/cm²を示し、実線がA+Blog(x)への最小「乗平均当ではめを示すグラフである。

[図13]

本発明に従って2枚の基板の間のポンディングPN接合領域の断血図である。

【図14】

ポンド界面を通る電流の導通を切り換える縦型JFETを形成するため使用される直接ポンド界面のPN接合ペアの断面図である。

[図15]

本発明による薄型N+SiGe層を含む直接ボンディッドIGBTの断面図である。

【図16】

本発明による超薄型イオン打込み若しくはエピタキシャル成長N+バッファ層 を含む直接ボンディッドIGBTの断面図である。

【図17】

本発明による1GBT若しくはMCTのN+バッファ層及びP型アノード付近でドーピング濃度と距離の関係を表すグラフである。

[図18]

本発明に従ってP基板上で成長したP型エピタキシャル層を更に含むN+バッ ファ層及びP型エミッタアノード付近でドーピング濃度と距離の関係を表すグラ フである。

[図19]

本発明による局在化再結合領域が示されたボンド界面領域の断面図である。

【図20】

本発明に従ってN+バッファエピタキシャル層を含むアノード側基板の断面図である。

【図21】

更なる処理がなされ、カソード側基板に接合された図20に示されるようなア ノード側基板の断面図である。

[12] 2 2]

本発明に従ってN+バッファ層を形成する高エネルギー打込みを例示するアノード側基板の断面図である。

[図23]

更なる処理がなされ、カソード側基板に接合された図22に示されるようなア ノード側基板の断面図である。

[図24]

本発明に従ってPボディ拡散付近にN+バッファ層を含むアノード側基板の断 而図である。

[図25]

更なる処理がなされ、カソード側基板に接合された図24に示されるようなア ノード側基板の断面図である。

[[3] 2 6]

本発明に従ってSOI基板に接合されたアノード側基板の断而図である。

【図27】

カソード側基板に接合された図26に示されるようなアノード側基板の断面図である。


[図28]

本発明に従ってSOI基板に実装されたN+バッファ層及びベース浮遊ゾーン を含むアノード側基板の断面図である。


[図29]

更なる処理がなされ、カソード側基板に接合された図28に示されるようなア ノード側基板の断面図である。


[||| 1]




[図2]




[図3]




[図4]





[図5]




[図6]












(61)








[図12]







[3]14]






FIG. 14


【図15】




[図16]




【図17】




[図18]




[図19]




[図20]




[[2] 2 1]




[1422]




[図23]




[図24]




[図25]




[326]




[|3|27]



[图28]



[|29]



【手続補正書】特許協力条約第34条補正の翻訳文提出書

【提出日】平成12年3月9日(2000, 3, 9)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正內容】

【特許請求の範囲】

【特許請求の範囲】

[請求項1] 複数の半導体基板から半導体装置を製造する方法であって、 少なくとも1枚の基板の少なくとも一方の面を処理するステップと、

少なくとも1枚の基板を薄膜化するステップと、

少なくとも一方の処理された面が上記半導体装置の外面を両成するように、上 記処理された基板と上記薄膜化された基板を一体にボンディングするステップと

上記少なくとも…方の処理された前に悪影響を与えないように、上記ボンディ ングされた一体の基板を約400で以上で約800で未満の比較的低いアニール 温度でアニーリングするステップとを有する方法。

【請求項2】 上記処理するステップは、第1 導電型の高ドープトバッファ 層を上記第1 導電型のドープト基板に形成する、請求項1 記載の方法。

【請求項3】 上記処理するステップは金属層を形成し、

上記アニール温度は上記金属層の特性に関係した温度よりも低い、<u>請求項</u>1記 被の方法。

【請求項4】 上記金属はアルミニウムであり、

上記アニール温度は約450℃未満である、請求項3記載の方法。

【請求項5】 <u>上記処理するステップは、上記アルミニウムと</u>基板の間にバリアメタルを形成するステップを更に有し、

上記アニール温度は約450℃乃至550℃の範囲に収まる、請求項4記載の 方法。 【請求項6】 上記処理するステップは、少なくとも、つのドープト領域を 形成し、

上記アニーリングす<u>るステップの後に、少なくとも</u>つの金属層を形成する、 請求項1記載の方法。

【請求項7】 上記処理す<u>るステップ</u>は少なくとも1個のMOSFET制御 装置を形成する、請求項1記載の方法。

【請求項8】 上記荷<u>縣</u>性するステップは、上記処理された而と反対側の上 記少なくとも1枚の基板の表面部分を取り除く、請求項1乃至700うちいずれか 一項記載の方法。

【請求項9】 上記薄膜化するステップは、約200μm未満の厚さまで薄膜化する、請求項1万至8のうちい<u>ずれか</u>一項記載の方法。

【請求項10】 上記薄際化された面を10nm未満の所定の表面程さまで 研磨するステップを更に有する請求項1万至9のうちいずれか一項記載の方法。

[請求項11] 上記薄膜化するステップの前に、上記少なくとも1枚の基 板のためのゲッタリング層を形成するステップを更に有し、

上記薄膜化するステップは上記ゲッタリング層を取り除く、請求項1 乃至1 0 のうちいずれか一項記載の方法。

【請求項12】 上記ゲッタリンク層を形成するステップは、リン証拠、アルゴン若しく过度素のイオン打込み、及び、ボリシリコン堆積の中の少なくともつを実行する、請求項11記載の方法。

【請来項13】 上記ゲッタリング層を形成するステップは、上記処理する ステップの前に上記ゲッタリング層を形成する、請来項11×は12記載の方法

【諸永項14】 上記ポンディングするステ<u>ップ</u>の前に、上記処理され<u>広基</u> 板と反対側の上記少なくとも1枚の基板の面に打込み領域を形成するステップを 更に有する請求項1万全13のうちい<u>ずれか</u>一項記載の方法。

【請求項15】 上記少なくとも1枚の基板は第1遵確型ドーパントを含む 層を有し、

上記打込み領域を形成するステップは、上記第1導電型ドーパントの濃度より

も高い濃度の第<u>2導電型ドーパントを上記ドープト層に打込む。</u>請求項14記載 の方法。

【請求項16】 上記打込<u>み餌嫁を</u>形成するステッ<u>プは、</u>ライフタイムキリング打込み物を打込む、請求項14記載の方法。

【請求項17】 上記打込み領域を形成するユテップは、複数の機方向に難 間したライフタイムキリング打込み領域を両成するため、所定のバターンで打込 お、請求項16記載の方法。

【請求項18】 上記ライフタイムキリング打込み物は、プロトン、ヘリウム、炭素、酸素、アルゴン、シリコン、プラチナ、パラジウム、金、鉄、及び、ニッケルの中の少なくとも一つを含有する、 請求項16又は17記載の方法。

【請求項19】 上記ボンディングするステ<u>ップの</u>前に、上記処理された基 板と反対側の上記少なくとも1枚の基板の而にエビタキシャル層を形成するステ ップを更に有する請求項1乃至18のうちいずれか一項記載の方法。

【請求項20】 上記少なくとも1枚の基板はシリコンを含有し、

上記エビタキシャル層はゲルマニウムを含有する、 請求項19記載の方法。

【請求項21】 上記ボンディングするステップの前に、

各基板に所定の対応する部分を画定し、

<u> 切断エッジを両成するため、</u>上記所定の部分に沿って<u>上記基</u>板をカッ<u>テ</u>ィング し、

上記切断エッジに沿って上記基板を整列することにより、上記基板を整列する ステップを更に有する請求項1万至20のうちいずれか一項記載の方法。

【請求項22】 上記基板はシリコンを含有し、

[請未填23] ト記ポンディングするステップは、所定の温度、所定の悪度、所定の悪度、所定の悪度、所定の歴力でポンディングする、請求項1万至22のうちいずれか・項記載の方法。

【請求項24】 上記処理するステップは、全ての能動装置及び相互連結を 形成するため、上記少なくとも1枚の基板を完全に処理する、請求項1 D至23 のうちいずれか一項記載の方法。

【請求項25】 上記アニール温度は約400℃以上であり、

ボンド界面エネルギーは約800crgs/cmμ以上である、請求項1乃至 24のうちいずれか・項記載の方法。

(請求項26) 少なくとも1枚の基板の少なくとも一方の面が処理され、少なくとも1枚の基板が薄膜化される複数の基板から製造される半等体装置であって、

横方向に拡がる横方向拡張半導体ベースと、

上記ペースに隣接し第1選進型ドーパントを有する横方向拡張パッファと、 上記パッファに隣接し上記ペースの反対側にあり、第2導電型ドーパントを有

する模方向拡張エミッタと、 上記ペースと上記パッファの間、若しくは、上記パッファと上記エミッタの間

に設けられ、約400℃以上かつ約800℃未満の温度でアニールされた横方向 に拡がるボンディン<u>グされた横</u>方向拡張ボンディ<u>ッド界面とを含み、</u>

上記バッファは、比較的薄く、隣接したエミッタ部分の第2導電型ドーバント 認度よりも高い第1導電型ドーバント濃度を有し、

上記機方向拡張ポンディッド界面は実質的に酸化物を含まない。半導体装置。

[請求項27] 上記ベースは上記パッファの第1導<u>電型</u>ドーパント濃度よ <u>9.4</u>低い濃度の第1導電型ドーパントを有する請求項26記載の半導体装置。

【請求項28】 上記パッファのドーパント濃度は約1×10¹, cm²。以上の濃度である請求項27記載の半導体装置。

[請求項29] 上記バッファは約10ミクロン未満の厚<u>さを</u>有する請求項 26乃至28のうちいずれか一項記載の半導体装置。

【請求項30】 上記ベースと上記エミッタの少なくとも、力はシリコンを 含お請求項26万至29のうちいずれか一項記載の半導体装置。

【請求項31】 上記バッファはゲルマニウムを含む請求項30記載の半導 体装置。

【請求項32】 <u>上記べ</u>スに出入りする電流フローを制御する<u>下</u>段を更に 有する請求項26万至31のうちいずれか一項記載の半導体装置。 【請求項33】 上記電流フローを制御する手段は少なくとも1個のMOS FE工電流制御装置を含む請求項32記載の半導体装置。

【請來預34】 上記エミッタは、上記バッファ上階接した王ピタキシャル 部分と、上記エピタキシャル部分の反対側の第2の部分とを含む請求項26万至 33のうちいずれか一項記載の半導体装置。

【請求項35】 上記ベースと上記パッファの間、汽しくは、上記パッファ と上記エミッタの間に、横力向に拡がる局在化された横方向拡張局在化ライフを イムキリング部分を更に有し。

上記局在化ライフタイムキリング部分は、横方向に制限され、<u>横方向</u>に離間した複数のライフタイムキリング領域を有する。請求項26万年34<u>のうち</u>いずれか一項記載の半導体装置。

【請來項36】 上記ライフタイムキリング領域は、約10ミクロンの所定 の距離だけ上記ポンディッド界面から報方向に費問している、請求項35記載の 半導体装置。

【請求項37】 上記の各ライフタイム<u>キリン</u>グ領域は、欠陥及び/又位打 込まれた<u>不極物を</u>含む、請求項35以は36記載の半導体装置。

【請求項38】 上記の各ライフタイ<u>ムキリング</u>領域は、<u>直径</u>が約2乃至2 0ミクロンの円形領域を有し、

隣接した円形領域は約5万年20ミクロンすつ離間されている、鎧来項35万 至37のうちいずれか、項記載の半導体装置。

【請求項39】 上記の各ライフタイムキリング領域は、幅が約2乃至20 ミクロンである帯状領域を有し、

隣接した借数額域は約5 乃至20 ミクロン<u>ずつ離間</u>されている、請求項<u>35 万</u> 至37 のうちいずれか 項記載の半導体装置。

【請求項40】 上記エミッタは、上記バッファに隣接したエピタキシャル <u>部分</u>と、上記エピタキシャル<u>部分の</u>反対側の第2の部分とを含む請求項26万至 39のうちむずれか一項記載の半導体装置。

【請求項41】 横方向に拡がる横方向拡張半導体ベースと、 上記ベースに隣接し第1導電型ドーパントを有する横方向拡張バッファと、 上記ペンファに隣接し上記ベースの反対側にあり、第2導電型ドーパントを有 する横方向拡張エミッタとを含み、

上記エミックの第2導電型ドーパントは、装置の電流利得に対する負の進度係 数と、順力向電圧に対する正の温度係数とを与えるため、隣接したエミック部分 の第2導電型ドーパント濃度よりも高い濃度を有する、半導体装置。

【請求項42】 横方向に拡がる半導体ベースと、

上記ベースに隣接し第<u>1</u> 導電型ドーパントを有する<u>横方向</u>に拡がる<u>バッ</u>ファと

上記パッファに隣接し上記ペースの反対側にあり<u>第</u>2導電型ドーパントを有する横方向に拡がるエミッタと、

上記ベースと上記バッファ<u>の間、並びに、上記バ</u>ッファと上記エミッ<u>タの間</u>の いずれか一方の間で横方向に拡がるボンデ<u>ィング</u>された界面とを含み、

上記パッファは、比較的薄く、隣接したエミッタ部分の第2導電型ドーパント 設度よりも高い第1導電型ドーパント設度を有し、

__上記機力向に拡がるポンデ<u>ィングさ</u>れた界面は実質的に酸化物を含まない、半 適体装置。

【請求項43】 第1<u>導電型ドー</u>パントを有する機方向に<u>拡が</u>る第1<u>の部分</u> と、

上記第1の部分<u>の上にあり、第2</u>等電型ドーパン<u>トを有する機</u>方向に拡がる第 2の部分と、

__上記第1の部分と上記第2<u>の部分の</u>間で、横方<u>向に拡</u>がる局在化ライフタイム キリング部分とを含み、

_上記局在化ライフタイムキ<u>リング</u>部分は、横方向に制限され<u>、横</u>方向に離間した複数のライフタイムキリング領域を<u>有する</u>、半導体装置。

【請求項44】 第1簿電視下ーパントを有する横方向に拡<u>がる</u>第1の部分と、

上記第1の部分の上にあり、第1導電型ドーパントを有する機方向に拡がる第 2の部分と、

上記第1の部分と上記第2の部分の界面に隣接した上記第1の部分に形成され

、少なくとも一つのPN接合を画定する少なくとも一つの第2導電型のドープト 領域と、

上記少なくとも一つのドープト領域と上記第2の部分の間に配置され、上記P N接合の抵抗を低下させる導電層とを含む、半導体装置。

【請求項45】 第1導電型ドーバントを有する横方向に拡がる第1の部分 ٤.

上記第1の部分の上にあり、第1導電型ドーパントを有する横方向に拡がる第 2の部分と、

上記第2の部分の上にあり、第2導電型ドーパントを有する横方向に拡がる第 3の部分と、

上記第1の部分の外面にある第1の能動制御装置と、

上記第3の部分の外面にある第2の能動制御装置とを含み、

上記第1の部分と上記第2の部分の一方は上記第3の部分のドーパント濃度よ りも高いドーパント濃度を有する、半導体装置。

【手続補正書】

【提出日】平成13年1月9日(2001.1.9)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 複数の半導体基板の各基板の一方の面をポンディング用に準備するステップと、

<u>上記</u>一方の面同士を結合するため上記<u>基板を合わ</u>せ、上記基板を一体の<u>基板</u>に ボンディングするステップとを行し、

複数の半導体基板から半導体装置を製造する方法であって、

上記ボンディング<u>するステップの</u>前に、少なくとも I 枚の基板のもう一方の面 を処理するステップと、

上記ポンディン<u>グするステップ</u>の前に、少なくとも1枚の<u>基板を</u>裁験化<u>するス</u>テップと、

処理された上記もう一方の面が、ボンディングされた一体の基板によって形成される上記工導体装置の外面を画成するように、処理され機像化された上記基板を、依にボンディングするステップと、

処<u>理された</u>上記もう一方の前に悪影響を与<u>えないよう</u>に、ボンディングされた 上記一体の基板を約400℃以上で約800℃未満の比較的<u>低いア</u>ニール温度で アニーリングするステップとを有する方法。

【請求項2】 少なくとも1枚の基板は第1審電型のドープト基板であり、 上記少なくとも1枚の基板のもう一力の面を処理するステップは、上記第1等 電型の高ドープトバッファ層を上記基板に形成する、請求項1記載の力法。

【請求項3】 <u>上記少なくとも</u>1枚の基板のもう一方の<u>面を処理</u>するステュ プは、上記もう一方の而の上に金属層を形成するステップを含み、

上記アニール温度は上記金属層の特性に関係した温度よりも低い、請求項上記

載の方法。

【請求項4】 上記少なくとも1枚の基数のもう一方の面を処理するステッ <u>プは</u>上記基板に少なくとも1<u>個のMO.SFET制御装置を</u>形成する、請求項1乃 至3のうちいずれか一項配載の方法。

【請求項5】 上記簿機化するステップは、上記少なくとも1枚の基級のよ 記一方の面の表面部分を取り除き、薄膜化された面を10 n m 未満の所定の表面 租さまで研修する、請求項1乃至4のうちいづれか一項記載の方法。

【請求項6】 上記:曹駿化するステップの前に、上記少なくとも1枚の基盤の上記一方の前にゲッタリング層を形成するステップを更に有し、

上記書膜化するステップは上記ゲッタリング層を取り除く、請求項1万至5の うちいずれか一項記載の方法。

【請求項7】 上記少なくとも1枚の基板は第1導電型ドーパントを含むド ープト層を有し、

複数の機方向に離開したライフタイムキリング打込み領域を画成するため、ラ イフタイムキリング打込み物を所定のパターンで上記ドープト層に打込むステッ ブを更に有する請求項1万至6のうちいずれか一項記載の方法。

【請求項8】 上<u>記</u>ボンディングするステッ<u>プの前</u>に、上記もう一方の表面 <u>とは反対側の上窓少</u>なくとも1枚の基<u>板の上記</u>一方の面にエピ<u>タキ</u>シャル欄を形 成するステッ<u>プを更</u>に有する請求項1乃<u>乗7の</u>うちいずれか一項<u>記載</u>の方法。

【請求項9】 上記ボンディングするステップの前に、

各基板に対応する所定の部分を画定し、

切断エッジを画<u>成す</u>るため、上記所定の部分<u>に沿って上</u>記基板を<u>カッ</u>ティング し、

上記切断エッジに沿って上記基板を整列することにより、上記基板を整列する ステップを更に有する請求項1乃至8のうちいずれか一項記載の方法。

【請求項10】 上記少なくとも1枚の基板の上記もう 方の面を処理する 즈テップは、全ての能動装置及び相互連結を形成するため、上記少なくとも1枚 の基板を完全に処理する、請求項1万至9のうちいずれか 項記載の方法。

【国際調査報告】

		nnone		
	INTERNATIONAL SEARCH	REPORT	Inte sons Assire	
			PCT/US 99/	15066
TPC 6	HO1L21/18 HO1L29/739 HO1L29/	74		
	i prestrutoras Pareca Ciasentosson (IPC) or no pulh reprendi classe SEARCHED	essen and IFC		
Minimum as	CAN BEAR SECTION SCHOOL SECTION SECTION IN SECTION SEC	aca eprésies		
IPC 6	HOIL			
	on evenines gover tran minimum decumentation to the extent this			ched
Electronic d	un base coroctes duning the intersection search sharte of diffe.	MARKET ANGRESS	NEST RESULT SETTE VICES	
	HITE CONSIDERED TO BE RELEVANT			Relevant in claim No.
Cuebba .	Claren of document, with indication, where appropriate, of the	*******		Patrick to Carning
X	US 5 541 122 A (TU ET AL.) 30 Ju cited in the application	ıly 1996		1-3,5-8, 10-21, 23,24, 59,60, 66,80, 88,89, 92-95, 106,107, 111,112, 117-119
x	see the whole document	-/	a control of the cont	142,152, 153,156, 157
[V] fur	ther opposition are tracked in the combination of both C	X Paures		
· Specerco	ALLODAISE SI CIÈRI DOCUMENTO: Les Californio des gamenol asete al Rev. and Wilsoln. 4 mot demos de De el particular (Medicancia		e published after the units se and not in conflict with a seriand the principle or ne	reconstiting date the apparamental ony uncountring the
E eatler strip: 1." docum which crafte	executarists published on or after the inventional time. art which may three disable or priority dainted of is cred to existent the published and another in or other cessod reason one specified are insurence to a road discourse, use, extension or	"K" document of parent be of motive on it. "Y" document of campo be of	perfector interesce; the characteristic control of carmos meritary step when the con- perfector rathresce: the characteristic control of carmos perfector rathresce in characteristic control of carmos control of carmos control	dermed inventions to comprise to spinus to before overs ermed invention artise step within the
67her	TRATIS are published prior to the international birry date (s.d han the peoply date (dermed)	3, quanted to	combraten berg dress vroas el Ra serra palent l	4,947
	Source 1999		6/1999	ACR MICON
Name and	Proving access of the ISA European Pierre Office, if R. Sant Polentisan 2 No 2280 for Review. Tol (29)-103-340-240, To. 31-651-600-15	Autorate .	let, B	
	PAI (+31-70) 340-9018	Julia		

INTERNATIONAL SEARCH REPORT

PCT/US 99/05066

Catagory	Crosses of opcurrant, with indicated, where appropriate, of the referent pareages	Platerare to claim risp
x	EP 0 269 294 A (KABUSHIKI KAISHA TOSHEBA) 1 June 1988	1, 2, 7, 8, 10-18, 59, 62, 77-96, 102, 103, 105-107, 116, 117, 119,
	see the whole document	1
x	EFO 192 229 A (KABUSHIKI KAISHA 10SHIBA) 27 August 1986	1-3.5-8. 10-21. 23.24, 59. 77-95. 106.107. 111-123. 125-131. 142-178
	see the whole document	
x	US 4 920 396 A (SHINOHARA ET AL.) 24 April 1990	32-34, 36-38, 41,44, 45,59, 66-69, 132-135
	see the whole document	
x	DE 10 46 196 8 (STEMENS-SCHUCKERTWERKE) 11 December 1958 see the whole document	1,2,9,25
x	YANG W -S ET AL: 'GOLD GETTERING IN DIRECTLY DONDES SILLOWN MARCHES' JAPANESS JOURNAL OF APPLIED PHYSICS, vol. 28, no. 5, PART 2, 1 May 1989, pages L721-L724, XPODOSO308 see the whole document	96
A	PATENT ABSTRACTS OF JAFAN vol 11, no. 249 (E-512) '26961, 13 August 1987 J # 82 062558 A (TOSHIBA CORP), 19 March 1987 see abstract	46

1

INTERNATIONAL SEARCH REPORT PCT/US 99/05066

GOM, L. ET AL. "BERTED METALLIC LAYERS IN 46 STEAM OF THE STORM SORE THE STORM SO	SILICON USING WAFE PUION BOBDING FOOCEDIBLES OF THE MODIFERMANA ELECTROTCHMICAL COMPERENCE, ANTALYA, HUDGEY, AR. (LET. 1), 298 625-628, FOOCEDIBLES, ANTALYA, HUDGEY, AR. (LET. 1), 294 1051-1051-1051-1051-1051-1051-1051-1051	SILICON USING WAFF PUISON ROMETHO FROCESIONS of THE MODIFERMAN AND AND AND AND AND AND AND AND AND A	OCUMENTS CONSIDERED TO BE RELEVANT CHIER OF OCCUPEN WER INSCRIPTION WORK PROPRIETE S. THE REPORT DESCRIPTS	Relevant to claim his.
	·		SILLON USING MARE FUSION BORDING TECHNIQUES: PROCEEDINGS OF THE MEDITERRAMEAN ELECTROFICHMICAL CONFERENCE, ANTALYA, TURKEY, AFR. 12 -14, 1994, vol. 1, no. 12 April 1994, pages to the first of electrofical and electronics had there of electrical and electronics should be a supplementation.	46

page 3 of 3

		Infer	nation as payor landy m	mbert	PCT.	/U\$ 99/05066
P3 crited	nery socument in search report		Publication date	Patern i memb	tamey er(s)	Publication date
US	5541122	A	30-07-1996	KONE		
EP	269294	A	01-06-1988	JP 631	33536 B 116469 A 151875 D 151875 T	23-07-199: 20-05-198: 25-09-199: 06-02-199
EP	192229	A	27-08-1986	JP 61: DE 36 DE 36 EP 04	335163 C 191071 A 350573 D 350573 T 106916 A 128277 A	11-04-199 25-08-198 31-10-199 06-03-199 09-01-199 07-07-199
us	4920396	٨	24-04-1990	JP 63	254762 A	21-10-198
DE	1046196	В		NONE		

Form PCT1 SAC13 (power lands prescribers 1990)

フロントページの始き

(51) Int. Cl. 7 裁別記号

H 0 1 L 21/336

29/80

FI

r-va-・(参考) II O I L 29/78 658K

65811

29/80

(31) 優先権主張番号 09/036, 815 (32) 優先日 平成10年3月9日(1998. 3. 9)

(33) 優先積主張国 米国(US)

(81) 指定阀 EP(AT, BE, CH, CY, DE, DK, ES, F1, FR, GB, GR, 1E, 1 T. LU. MC. NL. PT. SE), IP. KR (72)発明者 テンプル、ヴィクター キース アメリカ合衆国 ニューコーク州 12065

クリフトン・パーク メイン・ストリー F 962

(72)発明者 ニールソン、ジョン マニング セイヴィ

アメリカ合衆国 ベンシルヴェニア州 19403 ノリスタウン イージプト・ロー F 2620

(72)発明者 ホバート, カール

アメリカ合衆国 メリーランド州 20772 アッパー・マールボロ クルーム・ロー F 8610

F ターム(参考) 5F005 AA02 AA03 AB02 AB03 AC02 ADOL AE09 AFOL AFO2 AGO2 AH02 AH04 GA01 5F102 GB04 GC07 GD04 GD10 GJ02

6,303 G,110 GK02 GQ01 HC01 BC07 BC21